SU926688A1 - Блок синхронизации дл считывающих устройств - Google Patents

Блок синхронизации дл считывающих устройств Download PDF

Info

Publication number
SU926688A1
SU926688A1 SU802904421A SU2904421A SU926688A1 SU 926688 A1 SU926688 A1 SU 926688A1 SU 802904421 A SU802904421 A SU 802904421A SU 2904421 A SU2904421 A SU 2904421A SU 926688 A1 SU926688 A1 SU 926688A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
trigger
output
inputs
outputs
Prior art date
Application number
SU802904421A
Other languages
English (en)
Inventor
Владимир Дмитриевич Гладков
Original Assignee
Предприятие П/Я А-3706
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я А-3706 filed Critical Предприятие П/Я А-3706
Priority to SU802904421A priority Critical patent/SU926688A1/ru
Application granted granted Critical
Publication of SU926688A1 publication Critical patent/SU926688A1/ru

Links

Landscapes

  • Arrangements For Transmission Of Measured Signals (AREA)

Description

(5) БЛОК СИНХРОНИЗАЦИИ ДЛЯ СЧИТЫВАОДИХ УСТРОЙСТВ
Изобретение относитс  к вычисли-, тельной технике и может быть использовано в координатных пультах ввода информации и считывающих устройствах .
M3BecteH блок синхронизации дл  считывающих устройств, содержащий генератор импульсов, подключенный к счетчику, выходы которого подключены к дешифраторам, распределитель импульсов Ц.
Однако такой о(1ладает малым быстродействием и ограниченными возможност ми синхронизации.
Наиболее близким к изобретению  вл етс  блок синхронизации дл  считывающих устройств, содержащий генератор импульсов, первый выход которого подключен к входу счетчика , первый , второй , третий и четвертый выходы которого подключены к первому входу первого, к входу второго, к первому входу третьего и к входу четвертого дешифраторов соответственно, первый и второй распределители импульсов, первый и второй триггеры, блок управлени , первый и второй выходы которого подключены соответственно к первому R-входу и первому S-входу первого триггера, неинвертируемый выход первого триггера подключен к первому S-входу второго триггера и первому входу второго распредели10 тел  импульсов, инвертируемый выход первого триггера подключен к R-входу второго триггера, инвертируемый выход КОТОРОГО подключен ко второму входу второго распредели15 тел  импульсов, второй выход генератора импульсов подключен к синхронизирующему входу первого дешифратора , первый выход четвертогодешифратора подключен к синхронизи30 рующему входу третьего дешифратора , первый,второй и четвертый выходы первого, выходы второго и первый, второй, третий и четвертый выходы третьего дешифраторов подключены к синхронизирующим входам первого и второго распредилетелей импульсов, ко второму,третьему и четвертому S-входам первого триггера, ко второму и третьему S-входам второго триггера 2 Однако такой блок имеет ограниченные возможности синхронизации и недостаточную надежность из-за сбое синхронизации. Цель изобретени  - повышение надежности . Указанна  цель достигаетс  тем, что в блок синхронизации дл  считы вающих устройств введены коммутатор третий распределитель импульсов и третий триггер, причем неинвертиру емый выход второго триггера подключен к первому S-входу третьего триггера и первому входу третьего распределител  импульсов, инвертиру мый выход второго триггера подклю чен к R-входу третьего триггера, ин вертируемый выход третьего триггера подключен ко второму входу третьего распределител  импульсов, выход коммутатора подключен ко второ му S-входу третьего триггера, п тый S-вход первого триггера, первый и второй входы коммутатора  вл ютс  соответствующими входами блока синх ронизации, второй выход первого, вы ходы второго и третьего .дешифраторов подключены к синхронизирующим входам третьего распределител  импульсов , коммутатора, к третьему и четвертому S-входам третьего триг гера и второму и третьему R-входам первого триггера, третий выход первого дешифратора, второй , третий и четвертый выходы- четвертого дешифра тора соединены с соответствующими выходами блока синхронизации. На фиг, 1 представлена структур на  схема блока; на фиг.2- временны диаграммы работы дешифраторов 3,,5 на фиг. 3 - диаграммы работы второго и третьего распределителей 13 и 1 импульсов. В состав блока вход т генератор 1 импульсов, счетчик 2, дешифраторы Зб, блок 7 управлени , коммутатор 8, триггеры , распределители IZ-I импульсов. Обозначены св зи 15-50 между блоками, входы 515 уп равлени , выходы 55-6 второго и третьего распределителей импульсов 84 13 и 14; выход 65 первого распределител  импульсов. Первый выход 15 генератора 1 импульсов подключен к счетчику 2, а второй выход 16 - ко входу синхронизации первого дешифратора 3. Первые выходы 17 счетчика 2 (разр ды 1,2) подключены к дешифратору 3. Вторые вь ходЪ1 18 счетчика 2 (разр ды 3,.5)подключены к дешифратору 4, третьи 19 (разр ды 6,7,8) подкл№ е«ы « дешифратору 5, а четвертые выходы. 20 (старшие разр ды) подклЬ(ёны к дешифратору. 6. Пёрши выход 39 четвертого дешифратора 6 подключён ко входу блокировки третьего дешифратора 5Выхода и kk блока 7 управлени  подключены к первому К-входу и переому S-вхбду триггера 9, неинвертируёмый выход 6 которого подключен к первому S-входу триггера 10 и перВО1 входу второго распредели тел  импульсов 13, а инвертируемый выход k7 - к R-входу триггера 10. Нейнвертируемый выход 48 триггера t О подключен к первому S-входу триггера и первому входу третьего , распределител  Ц импульсов, а инеертирую мый выход 3 - к R-входу триггера П и ко второму входу второго распределител  13 импульсов. Ин&ертируемый выход 50 триггера 11 подключен ко второму входу третьего распределител  И импульсов. Выход 15 коммутатора 8 подключен ко второму S-вхОду триггера 11. Выходы дешифраторов подключены ко входам синхронизации распределителей 12-Н импульсов, коммутатора 8,ковторому и третьему R-аходам и ко второму, третьему и четвертому $-входам триггера 9, ко второму и третьему З-входам триггера 10, третьему и четвертому S-входам триггера 11, Блок синхронизации работает следующим образом. Генератор 1 импульсов непрерывно воздействует на счетный вход счетчика 2, код которого поступает на вхОды дешифраторов . Временна  диаграмма работы дешифраторов показана на фиг. 2. Основные такты работы блока за каждый период его работы определ ютс  дешифратором 6. Дешифраторы 3 и 4 работают в каждом такте, а дешифратор 5- только в первом такте. ПерЬый распределитель
12импульсов работает только в первом такте. Его работа частично управл етс  кодом координат, поступающим от координатного пульта ввода информации (не показан.) Опросные импульсы с выходов первого распределител  12 импульсов поступают только а систему кодирующих элементов координатного пульта.
Второй и.третий распределители
13и 1 импульсов работают только при нажатии кнопки блока 7 управлег ни  (не показана). При нажатии кнопки блока 7 управлени  происходит последовательна  установка в 1 триггеров 9-11 согласно.временной диаграмме (фиг, 3),
Однако первый триггер 9 устанав- . ливаетс  в 1 только при поступлении на его S-вход S сигнала от схемы контрол  преобразовател  кода координатного пульта ввода информации , В случае некоторых неправильных действий оператора пуск распределителей 13 и 1 импульсов не производитс ,.
Второй распределитель 13 импульсов всегда однократно вырабатывает только два импульса на выходах 55 и 5б), Работа третьего распределител  14 импульсов зависит ot работы коммутатора 8. В случае поступлени  на вход 52 управл кйцего сигнала от координатного пульта третий распределитель 14 импульсов однократно вырабатывает восемь импульсов (на выходах 57-64), Однако при поступлении сигнала на другой вход 53 коммутатора 8 третий распределитель 14 импульсов работает многократно (до 8) обеспечива  при этом в координатном пульте ввод нескольких байтов, например, из долговременной пам ти.
Работа распределителей 13 и 14 импульсов может возобновл тьс  только при новом нажатии кнопки блока 7 управлени . Преждевременный сброс распределителей 14 импульсов устран етс  за счет поступлени  на R-BXOды первого триггера 9 импульсов синхронизации с выходов 21 и Зб первого и третьего дешифраторов 3 и 5Введение в известный блок новых элементов и св зей повышает его надежность и расшир ет возможности синхронизации.

Claims (2)

  1. Формула изобретени  Блок синхронизации дл  считывающих устройств, содержащий генератор импульсов, первый выход которого подключен к входу счетчика, первый , второй, третий и четвертый выходы которого подключены к первому входу первого, к входу второго, к первому входу третьего и к входу четвертого дешифраторов соответственно , первый и второй распредилители импульсов, первый и второй триггеры , блок управлени , первый и второй выходыкоторого подключены соответственно к первому R-входу и первому S-входу первого триггера, неинвертируемый выход первого триггера подключен к первому S-входу второго триггера и первому входу второго распределител  импульсов, инвертируемый выход первого триггера подключен к R-входу второго триггера, инвертируемь й выход которого подключен к второму входу второго распределител  импульсов, второй выход генератора импульсов подключен к синхронизирующему входу первого дешифратора , первый в.ыход четвертого дешифратора подключен к синхронизирующему входу третьего дешифратора, первый, второй и четвертый выходы первого, выходы второго и первый, второй, третий и четвертый выходы третьего дешифраторов подключены к синхронизирующим входам первого и второго распределителей импульсов, к второму, третьему и четвертому S-входам первого триггера , к второрому и третьему S-входам второго триггера , отличающийс  тем, что, с целью повышени  надежности, в него введены коммутатор, третий распределитель импульсов и третий ; триггер, причем неинвертируемый выход второго триггера подключен к первому S-входу третьего триггера и первому входу третьего распределител  импульсов, инвертируемый выход второго триггера подключен к R-входу третьего триггера, инвертируемый выход третьего триггера подключен к второму входу третьего распределител  импульсов, выход коммутатора подключен к второму S-входу третьего триггера , п тый S-вход первого триггера, первый 1 второй входы коммутатора  вл ютс  соответствующими входами блока синхронизации, второй выход первого, выходы второго и третьего дешифраторов подключены к синхронизирующим |входам третьего распределител  им9266 пульсов, коммутатсра, к третьему и четвертому S-входам третьего триггера и второму и третьему R-входам триггера, третий выход первого дешифратора , второй, третий и четвертый выходы четвертого дешифратора,соединены с соответствующими выходами блока синхронизации. 5
    ffi7 8 Источники информации, прин тые вб внимание при экспертизе 1.Авторское свидетельство СССР N «82805, кл. G П С 7/00, 197.
  2. 2.Авторское свидетельство СССР по за вке ff 2716 69/18-24, кл. G 06 К 7/016, 1979.
    f-JT.
    n 26П.
    n
    n
    n
    n
    n
    H9.
    f. .
    y-JJ-г
    f
    n
    n
    n
    n
SU802904421A 1980-04-04 1980-04-04 Блок синхронизации дл считывающих устройств SU926688A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU802904421A SU926688A1 (ru) 1980-04-04 1980-04-04 Блок синхронизации дл считывающих устройств

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU802904421A SU926688A1 (ru) 1980-04-04 1980-04-04 Блок синхронизации дл считывающих устройств

Publications (1)

Publication Number Publication Date
SU926688A1 true SU926688A1 (ru) 1982-05-07

Family

ID=20887302

Family Applications (1)

Application Number Title Priority Date Filing Date
SU802904421A SU926688A1 (ru) 1980-04-04 1980-04-04 Блок синхронизации дл считывающих устройств

Country Status (1)

Country Link
SU (1) SU926688A1 (ru)

Similar Documents

Publication Publication Date Title
KR870700182A (ko) 주파수 분할기
SU926688A1 (ru) Блок синхронизации дл считывающих устройств
SU526909A1 (ru) Устройство дл моделировани марковских процессов
SU641658A1 (ru) Многопрограмный делитель частоты
SU520946A3 (ru) Устройство дл компенсации временной погрешности между равномерной и неравномерной последовательност ми импульсов
SU752320A1 (ru) Устройство дл обмена информацией синхронных каналов
SU632108A1 (ru) Резервированный формирователь тактовых импульсов
SU714383A1 (ru) Устройство дл формировани импульсов заданной длительности
SU792573A1 (ru) Формирователь импульсов
SU839068A1 (ru) Делитель частоты следовани импуль-COB C КОэффициЕНТАМи дЕлЕНи
JPS61140221A (ja) タイミング発生回路
SU834854A1 (ru) Устройство дл формировани сдвину-ТыХ КОпий пСЕВдОСлучАйНОгО СигНАлА
SU917313A1 (ru) Генератор импульсов с программным управлением
SU892675A1 (ru) Генератор тактовых импульсов
SU399850A1 (ru) Многоканальный формирователь случайных сигналов
SU447733A1 (ru) Устройство дл индикации информации
SU622070A1 (ru) Цифровой генератор функций
SU421132A1 (ru) Делитель с переменным коэффициентомделения
SU485437A1 (ru) Генератор циклов
SU627580A1 (ru) Устройство дл синхронизации импульсов
SU1150731A1 (ru) Импульсный генератор
SU1156111A1 (ru) Устройство телеуправлени
SU1259214A1 (ru) Устройство дл программного управлени
FR2406912A1 (fr) Procede et agencement pour engendrer des sequences d'impulsions sans que ces sequences ne soient separees les unes des autres par un intervalle de temps
SU781798A1 (ru) Генератор равномерно распределенных случайных сигналов