.v:.,:. л...,..-.,.., ,.,:. Изобретение относитс к области автоматики и вычислительнр;й техники предназначено дл получени всех п перестановок из п величин и может использоватьс дл решени комбинаторных задач, а также в системах контрол дл генерации кодовых последовательностей . Известно устройство дл перебора перестановок, содержащее счетчики , схемы ИЛИ и И l. Недостатком его вл етс больша сложность. Наиболее близким по своей технической сущности к данному изобретению вл етс устройство дл перебор сочетаний, содержащее в каждом из п разр дов регистр, элементы И, ИЛИ, элемент -задержки, причем вход первого элемента И соединен с тактовым входом устройства, а выход его подключен к тактовому входу регистра . того же разр да, информационный вхо которого соединен с первым входом второго элемента И того же разр да и с выходом элемента ИЛИ следующего разр да, выход регистра каждого раз да соединен с первым входом третьег элемента И того же разр да, выход которого соединен с первым входом . элемента ИЛИ того же разр да, второй вход котброгЪподключей к выходу второго элемента И того же разр да, устройство содержит, кроме того, дополнительный регистр, тактовый вход которого вл етс тактовым входом устройства, информационный вход которого подключен к выходу элемента ИЛИ первого разр да, а выход дополнительного регистра соединен с первым входом второго элемента И последнего разр да 2 . Устройство содержит, кроме того, ключи, мультивибратор, блок регистрации . Недостатком его вл етс низкое быстродействие. Целью изобретени вл етс повышение быстродействи . Цель достигаетс тем, что каждый -тый (| 1,... п ) разр д устройства содержит счетчик по модулю i + 2 и четвертый элемент И, первый и второй инверсные входы которого соеди (1ены с выходами счетчика соответстренно последующего и предыдущего разр дов,третий выход четвертогоэлеиента И каждого разр да через соответствующий элемент задержки подклюаен к тактовому входу устройства,вы|:од счетчика каждого разр да соединен CO вторым иывеь спым входом первого третьего элементов И и со вторым входом второго элемента И того же разр да, причем выходы счетчиков пе вого и последнего разр дов и разр д ные выходы регистров вл ютс выходами устройства. На чертеже представлено устройст во дл перебора перестановок (дл пУстройство содержит регистр 1, элемент И 2, элемент ИЛИ 3, элемент И 4, счетчик 5, элемент И 6, тактовый вход 7, элемент 8 задержки , элемент И 9, разр дные выходы 1 регистров, выходы 11 счетчика последнего разр да, выход 12 счетчика первого разр да, вспомогательный ре гистр 13. Устройство работает следующим образом. Перед началом работы во все п ть регистров 1 занос тс коды перестав емь:х величин, счетчики 5 сбрасывают с в состо ние О, вследствие чего открываютс элементы И 2 и И б, зап раютс элементы И 4 и выходы регист ров 1 подключаютс ко входам соседних слева регистров 1, причем выходы цервого регистра 1 подключаютс ко входам п того регистра 1, запираютс элементы И 9 и на входы счет чиков по модулю 5, 4, 3 тактойые им пульсы не поступают. Работа устройства начинаетс с подачей на вход 7 серии тактовых сигналов. Величины задержек элементов задержки , .подключенных соответственно к счетчикам 5 по модулю б, 5, 4, выбираютс такимобразом, чтобы они удовлетвор ли соотноьаению: тг , вследствие чего на счетчик по модулю б тактовые импульсы начинают поступать с запаздыванием на Tg-rn-cr (где: m 4 С - длительность так тового импульса) При поступлении тактовых сигналов на регистры 1 коды, записанные в них через элементы И 2 и ИЛИ 3, сдвигаютс в соседние слева регистры 1, причем из первого регистра 1 сдвиг происходит в п тый регистр. После поступлени на счетчик 5 по модулю 5 п ти тактовых импульсов на его выходе по вл етс единич ный сигнал, который запрещает считы вание кодов из регистра 1, откры--; вает элемент И 9 и на его счетчик 5 пи модулю 5 проходит 1 тактовый импульс , запирает соответствующие элементы И 2 и И б, отпирает соответствующие элементы И л, вследствиЬ чего цепь из п ти рег ист1ров | ам каетс в обход п тогЪ регистра 1, С приходом mecTorjD тактового им п уль а на™ счетчик 5 по модулю 6, если нет запрета с выхода счётчика по модулю ), счетчик сбрасываетс в состо ние О, закрыва при этом .v:.,:. l ..., ..-., ..,,.,:. The invention relates to the field of automation and computational engineering, designed to obtain all n permutations of n values and can be used to solve combinatorial problems, as well as in control systems for generating code sequences. A device for enumerating permutations is known, which contains counters, OR circuits, and AND l. The disadvantage of it is great complexity. The closest in technical essence to this invention is a device for searching combinations, containing in each of the bits of bits a register, elements AND, OR, an element of a delay, the input of the first element AND connected to the clock input of the device, and its output connected to register clock input. the same bit, the information input of which is connected to the first input of the second element AND of the same bit and the output of the element OR of the next bit, the output of the register of each time is connected to the first input of the third element AND of the same bit, the output of which is connected to the first by the entrance. the element OR of the same bit, the second input of the COTBROG connection to the output of the second element AND of the same bit, the device also contains an additional register, the clock input of which is the clock input of the device, the information input of which is connected to the output of the OR element of the first bit, and the output of the additional register is connected to the first input of the second element AND of the last bit 2. The device contains, in addition, keys, multivibrator, registration unit. The disadvantage of it is low speed. The aim of the invention is to increase speed. The goal is achieved by the fact that each and every (| 1, ... n) device bit contains a counter modulo i + 2 and the fourth element I, the first and second inverse inputs of which are connected (1 to the outputs of the counter, respectively, of the subsequent and previous bits , the third output of the fourth element and each bit through the corresponding delay element is connected to the device's clock input, you |: one counter of each bit is connected to the second CO by the second input of the third third And elements and the second input of the second element And the same bit, and the outputs sch The first and last bit detectors and register bit outputs are device outputs. In the drawing, a device for enumerating permutations is shown (for a device, it contains register 1, element AND 2, element OR 3, element 4, counter 5, element AND 6, clock input 7, delay element 8, element 9, bit outputs 1 of registers, outputs 11 of the counter of the last bit, output 12 of the counter of the first bit, auxiliary register 13. The device operates as follows. Before starting work, all five registers 1 put down codes of interchange: x values, counters 5 reset to state O, as a result of which elements AND 2 and AND b open, AND 4 elements are locked and outputs of registers 1 are connected to inputs adjacent left registers 1, with the outputs of the first register 1 being connected to the inputs of the fifth register 1, the elements of AND 9 are locked and the pulses from their counters do not arrive at the inputs of the counters modulo 5, 4, 3. The operation of the device begins with the input to the 7th series of clock signals. The delay values of the delay elements connected respectively to the counters 5 modulo b, 5, 4 are chosen in such a way that they satisfy the relation: ng, as a result of which the clock pulses begin to arrive at the counter modulo b with a delay of Tg-rn-cr ( where: m 4 С is the duration of the tacho pulse) When clock signals arrive at registers 1, the codes recorded in them through the AND 2 and OR 3 elements are shifted to the registers 1 left from, and from the first register 1 the shift occurs to the fifth register. After the modulo 5 meter arrives at meter 5, a single signal appears at its output, which prohibits the reading of codes from register 1, opening--; element 9 and on its counter 5 pi module 5 passes 1 clock pulse, locks the corresponding elements And 2 and b, unlocks the corresponding elements And l, due to which a circuit of five reg istrov | am bypassing register 1, With the arrival of mecTorjD clock pulse on ™ counter 5 modulo 6, if there is no prohibition from the output of the counter modulo), the counter is reset to state O, closing
748416 элемент И 9, подключенный ко входу счетчика 5 по модулю 5. Когда на вход счетчика 5 по модулю 5 Поступит 4 тактовых импульса, на выходе этого счетчика .по витс единичный сигнал. Этот сигнал запрещает подачу следующего тактового сигнала на счетчик 5 по модулю 6, запира схему И 9, подключенную к его входу; разрещает подачу следующего тактового сигнала на счетчик 5 по модулю-4, элемент И 9, подключенный к его входу, открывает, запирает соответствующие элементы И 2 и,И 6, отпирает соответствующие элементы И 4, вследствие чего цепь из п ти регистров 1 замыкаетс в обход п того и четвертого регистров 1, выходной сигнал со счетчика 5 по модулю б запрещает считывание кодов регистров 1. С приходом следующего тактового импульса на счетчик 5 по модулю 5, если нет запрета с выхода счетчика 5 по модулю 4, счетчик сбрасываетс в состо ние О, открыва при этом элемент И 9, подключенный ко входу счетчика 5 по модулю б, и , счетчик 5 по модулю б сбрасываетс |В состо ние 0. .После поступлени на счетчик 5 по модулю 4 трех тактовых импуль-сов на его выходе по вл етс единичный сигнал. Этот сигнал запрещает подачу следующего тактового импульса на счетчик 5 по модулю 5, запира элемент И 9, подключенный к его входу, разрешает подачу следующего тактового сигнала на счетчик 5 по модулю 3,открыва элемент И 9, подключенный к его входу; запирает соответствующие элемента И 2 и И 6, отпирает соответствующие элементы И 4, вследствие чего цепь из п ти ре- . ристров 1 замыкаетс в обход п того, четвертого и третьего регистров 1, выходной сигнал со счетчика 5 по модулю б запрещает считывание кодов из регистров 1. С приходом следующего тактовогоимпульса на счетчик 5 по модулю 4, если нет запрета с выхода счетчика по модулю 3, он сбрасываетс в состо ние О, открыва элемент И 9, подключенный ко входу счётчика 5 по модулю 5. После этого сбрасываетс в состо ние О счетчик 5 по модулю 5 и счетчик 5 по модулю б. После поступлени двух тактовый импульсов на вход счетчика 5 по модулю 3,на его выходе по вл етс единичный сигнал.Этот сигнал запрещает подачу следующего тактового сигнала на счетчик 5 rio модулю 4,зёпира элемент И 9, подключенный к его входу; запирает соответствующие элементы И 2,. отпирает соответствующий элемент И 4,, вследствие чего колы с выходов перво748416748416 element And 9, connected to the input of counter 5 modulo 5. When the input of counter 5 modulo 5 Receives 4 clock pulses, the output of this counter. Draws a single signal. This signal prohibits the supply of the next clock signal to the counter 5 modulo 6, locking the AND 9 circuit connected to its input; enables the next clock signal to be applied to the counter 5 modulo-4, the AND 9 element connected to its input opens and locks the corresponding AND 2 and AND 6 elements, unlocks the corresponding AND 4 elements, as a result of which the circuit of five registers 1 closes into bypassing the fifth and fourth registers 1, the output signal from counter 5 modulo b prohibits the reading of register codes 1. With the arrival of the next clock pulse at counter 5 modulo 5, if there is no prohibition from the output of counter 5 modulo 4, the counter is reset to Oh, open up with this ele Ment 9, connected to the input of counter 5 modulo b, and, counter 5 modulo b, is reset | In state 0. After a three clock pulse arrives at counter 5 modulo 4 three clock pulses, a single signal appears at its output. This signal prohibits the supply of the next clock pulse to the counter 5 modulo 5, locking the AND 9 element connected to its input, allows the next clock signal to be applied to the counter 5 modulo 3, opening the AND 9 element connected to its input; locks the corresponding elements And 2 and And 6, unlocks the corresponding elements And 4, as a result of which a chain of five re-. Sources 1 closes bypassing the fifth, fourth and third registers 1, the output signal from counter 5 modulo b prevents reading codes from registers 1. With the arrival of the next clock pulse at counter 5 modulo 4, if there is no prohibition from the counter output modulo 3, it is reset to state O by opening AND 9, connected to the input of counter 5 modulo 5. Thereafter, counter 5 modulo 5 and counter 5 modulo b are reset to state O. After the arrival of two clock pulses at the input of counter 5 modulo 3, a single signal appears at its output. This signal prevents the next clock signal from counter 5 rio from being fed to module 4, the 9 9 zepier element connected to its input; locks the corresponding elements And 2 ,. unlocks the corresponding element And 4, so that cola from the outputs of the first 748416
Прототип предлагаемого изобретени обеспечивает перебор всех п перестановок из п кодов за rt тактов (в случае дл 5 чисел - 3125 тактов). По сравнению с прототипом, предлагаемое устройство обеспечивает перебор : всех п перестановок из п кодов за ,tf J Tактов (в случае дл 5 чисел - 153 такта) .The prototype of the invention provides enumeration of all n permutations of n codes for rt cycles (in the case of 5 numbers - 3125 cycles). Compared with the prototype, the proposed device provides a search: all n permutations of n codes per tf J Tacts (in the case of 5 numbers - 153 cycles).