SU741442A1 - Pulsed frequency multiplier - Google Patents

Pulsed frequency multiplier Download PDF

Info

Publication number
SU741442A1
SU741442A1 SU772540897A SU2540897A SU741442A1 SU 741442 A1 SU741442 A1 SU 741442A1 SU 772540897 A SU772540897 A SU 772540897A SU 2540897 A SU2540897 A SU 2540897A SU 741442 A1 SU741442 A1 SU 741442A1
Authority
SU
USSR - Soviet Union
Prior art keywords
trigger
input
pulse
inputs
output
Prior art date
Application number
SU772540897A
Other languages
Russian (ru)
Inventor
Виктор Иванович Галкин
Дмитрий Семенович Дубинин
Генрих Антонович Комоцкий
Алмаз Жамалиевич Курмаев
Юрий Серафимович Романов
Константин Константинович Чемарда
Валерий Николаевич Царьков
Владимир Васильевич Цыганков
Григорий Филатович Шамин
Original Assignee
Предприятие П/Я А-3759
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я А-3759 filed Critical Предприятие П/Я А-3759
Priority to SU772540897A priority Critical patent/SU741442A1/en
Application granted granted Critical
Publication of SU741442A1 publication Critical patent/SU741442A1/en

Links

Landscapes

  • Manipulation Of Pulses (AREA)

Description

(54) ИМПУЛЬСНЫЙ УМНОЖИТЕЛЬ ЧАСТОТЫ(54) PULSE MULTIPLE FREQUENCY

Изобретение относитс  к импульсной технике и может быть использовано дл  умножени  частоты следовани  импульсов в измерительных устройствах, Известны импульсные умножители час тоты, позвол ющие производить умножение частоты следовани  импульсов в широком диапазоне изменени  исходной частоты в целое число раз 1 . Наиболее близким по технической сущ ности  вл етс  дискретный умномдатель частоты, содер-жащий элемент задержки, вход которого соединен с входом устройства и с одним из входов элемента ИЛИ триггерный делитель частоты, вход которого соединен с выходом элемента задерж ки, а выходы через последовательно соединенные формирователи и элементы совпадений - с остальными входами элемента ИЛИ, при этом вторые входы элементов совпадений соединены с выходом прог раммного устройства . Это устройство, позвол   умножать исходную частоту следовани  импульсов в дробное число раз, не обеспечивает равномерность выходной последовауельности импульсов, а это сужает область его применени , не позвол   использовать известный умножитель в измерительных и других устройствах. Цель изобретени  - обеспечение формировани  равномерной импульсной последовательности на выходе устройства при умнолдании исходной частоты в раз и широких пределах ее изменени . Это достигаетс  тем, что в импульсный умножитель частоты, содержащий триггерный делитель частоты, элемент ИЛИ,п формирователей и элементов сов падений ,введены управл емый генератор. включенный между юсодом устройства и входом триггерного делител  частоты, П триггеров, выходы которых соединены с входами соответствующих им элементов совпадений и вторыми входами последующих триггеров, а первые входы с выходами элементов совпадений, триггер с раздельные запуском, включенный 37 между входом устройства и формирователем , делитель частоты в п раз и элемент ИЛИ, входы которого соединены с входами первого элемента ИЛИ и выходами формировател  и целител  частоты в г раз, а выход - со вторым входом пер вого из п триггеров, при этом вход целител  частоты в п раз соединен с входом устройства и обнул ющим входом делител  частоты, а обнул ющий вход триггера с раздельным запуском соединен с обнул юищм входом делител  частоты в г раз и обнул юишм входом устройства. На фиг. 1 показана функциональна  сх ма описываемого умножител  частоты; на фиг. 2 - временные диаграммы по сн ющие его работу. Импульсный умножитель частоты содер жит делитель 1 частоты в п раз, управл емый генератор 2, триггер 3 с раздельным запуском, целитель 4 частоты п формирователей 5, i элементов 6 совпадений , первый элемент 7 ИЛИ, п триг геров 8, второй элемент 9 ИЛИ и форми рователь 10. Выход первого элемента ИЛИ  вл етс  выходом устройства. Дл  упрощени  рассмотрим работу уст ройства дл  г 3. Входна  импульсна  последовательность (фиг. 2а) поступает на вход управл емого генератора 2, частота следовани  импульсов на выходе которого paBHanL (фиг. 25), -частота следовани  импульсов на входе управл емого генератора, а также на вход дега1тел  1 частоты в 3 раза. Коэффициент гп выбираетс  равны мГп--к(), где у - целое положительное число. Дл  рассматриваемого примера приме И 2, т.е., причем вместо управл емого генератора 2 может быть использован умножитель частоты в целое число раз. С выхода управл емого генератора 2 импульсна  последовательность (фиг. 2 поступает на триггерный делитель 4 час тоты. На формирователи 5 импульсы посThe invention relates to a pulse technique and can be used to multiply the pulse frequency in measuring devices. Pulse frequency multipliers are known that allow the pulse frequency to be multiplied in a wide range of changes in the original frequency by an integer number of times 1. The closest in technical terms is a discrete frequency cleaver, containing a delay element, the input of which is connected to the input of the device and one of the inputs of the OR element, trigger frequency divider, the input of which is connected to the output of the delay element, and outputs through serially connected shapers and the coincidence elements - with the remaining inputs of the OR element, while the second inputs of the coincidence elements are connected to the output of the program device. This device, allowing the initial pulse frequency to be multiplied by a fractional number of times, does not ensure the uniformity of the output pulse sequence, and this narrows the scope of its application and does not allow the use of the known multiplier in measuring and other devices. The purpose of the invention is to ensure the formation of a uniform pulse sequence at the output of the device when the initial frequency is multiplied at times and within wide limits of its variation. This is achieved by introducing a controlled oscillator into the pulse multiplier containing the trigger frequency divider, the element OR, the driver, and the elements of the match. enabled between the device's device and the trigger of the trigger frequency divider, P triggers, the outputs of which are connected to the inputs of the corresponding coincidence elements and the second inputs of subsequent triggers, and the first inputs with outputs of the coincidence elements, a trigger between the device input and the driver, divider the frequency is n times and the OR element, whose inputs are connected to the inputs of the first OR element and the frequency generator and frequency helix outputs, r times, and the output to the second input of the first of n triggers, In this case, the frequency target input is connected to the device input and the frequency splitter input terminal n times, and the trigger trigger with separate start is connected to the frequency splitter input terminal in the frequency divider and inserted the device's input. FIG. 1 shows the functional schema of the frequency multiplier described; in fig. 2 - time diagrams for his work. Pulse frequency multiplier contains divider 1 frequency n times, controlled oscillator 2, trigger 3 with separate start, healer 4 frequencies n formers 5, i 6 elements of coincidence, first element 7 OR, n triggers 8, second element 9 OR and a shaper 10. The output of the first element OR is the output of the device. For simplicity, consider the operation of the device for r 3. The input pulse sequence (Fig. 2a) is fed to the input of the controlled generator 2, the pulse frequency at the output of which is paBHanL (Fig. 25), the frequency of the pulses at the input of the controlled generator, and also to the input of the frequency 1 frequency 3 times. The coefficient gp is chosen equal to mGp - k (), where y is a positive integer. For the example considered, AND 2, i.e., whereby instead of the controlled oscillator 2, a frequency multiplier can be used an integer number. From the output of the controlled oscillator 2, the pulse sequence (Fig. 2 goes to the trigger divider 4 hours of the clock. To the drivers 5, the pulses are

тупают с соответствую ишх плеч триггеров триггерного делител  4 таким образом , что на выходах формирователей 5 формируютс  импульсные последовательности (фиг. 2Ь,г,а ) импульсы которых отсто т соответственно на t , К (п-1), (п-2) от импульса управл емого генератора 2 (отсчет производитс  после обнулени  триггорпого целител  4 входной импульсной последовательности фиг, 2а).blunt from the corresponding ishh shoulders of the trigger of the trigger divider 4 in such a way that the outputs of the formers 5 form pulse sequences (Fig. 2b, d, a) whose pulses are spaced respectively by t, K (n-1), (n-2) from the pulse of the controlled oscillator 2 (the counting is performed after zeroing the tripping hunt 4 of the input pulse sequence of FIG. 2a).

Далее эти импульсы (фиг, 2В,г,g) поступают на свои двухвходовые элементы 6Next, these pulses (FIG. 2B, g, g) are fed to their two-input elements 6

Claims (2)

8 и обеспечива  прохождение второго импульса (фиг. 2А) через элемент 6 совпадений на один из входов первого элемента 7 ИЛИ. Второй импульс в свою очередь устанавливает триггер 8 в исходное состо ние (фиг. 2з). Далее процесс повтор етс  с той лишь разницей, что на вход триггера 8 начинают поступат(з импульсы (фиг, 2р) с целител  1 частоты в Ю раз. На выходы первого элемента 7 ИПИ формируетс  ум1 оже1П1а  в -- - л раз импульсна  послоцовательиость (фиг. 2п), 2 совпадений, на вторые входы которых поступают импульсы (фиг. 2е,-А,, з) с триггеров 8, которые разрешают прохождение через элементы G совпадений импульсных последовательностей (фиг. 2n,K,N). Дл  подготовки схемы к работе на обнул ющий вход триггера 3 с раздельным запуском поступает внешний обнул ющий импульс (фиг. 2м), который переводит триггер 3 с раздельным запуском (фиг, 2 и ) в исходное положение и обнул ет делитель 1 частоты в п раз. Внешний обнул юший импульс (фиг. 2м) поступает перед первым импульсом входной импульсной последовательности, В этот момент, когда первый импульс входной импульсной последовательности (фиг. 2а) произведет переключение триггера 3 с раздельным запуском, на выходе формировател  10 образуетс  импульс (фиг, 2о), который поступает на один из входов первого элемента 7 ИЛИ дл  получени  на его выходе импульса, соответствующего первому импульсу входной последовательности (фиг, 2а), который будет также первым импульсом умноженной импульсной последовательности (фиг. 2п ), а также поступает через второй элемент 9 ИЛИ на один из входов триггера 8, обеспечива  подготовку его к работе (фиг. 2е). Триггер 8 разрешает прохождение шестого импульса (фиг. 2и) через элемент 6совпадений на вход первого элемента 7ИЛИ. Шестой импульс с выхода элемента 6 совпадений возвращает триггер 8в исходное состо ние (фиг. 2е), одновременно переключа  (фиг, 2ж), следующий триггер 8 и разреша  прохождение четвертого импульса (фиг, 2к) через элемент 6 совпадений. С выхода элемента 6 совпадений четвертый импульс (фиг, 2) поступает на один из входов первого элемента 7 ИЛИ и устанавливает триггер 8 в исходное состо ние (фиг. 2ж), переключа  (фиг, 2з) следующий триггер Описанный импульснь1й умножитель Частоты обеспечивает получение на выходе импульсной последовательности, умноженной в Q-il раз, с неравномерно- стью, не превышающей 1% от периода ел довани  импульсов, -устойчивую работу устройства при изменении исходной частоты в широких пределах до 140%, возможность реализации устройства на совре менной элементной базе, что позвол ет .использовать его в цифровых измерительных устройствах и в устройствах магнитной записи цифровой информации с самосинхронизацией . Формула изобретени  1. Импульсный умножитель частоты, содержащий триггерный делитель частоты элемент ИЛИ,п формирователей и элемен тов совпадений, отличаюшийс  тем, что, с целью обеспечени  равномерной импульсной последовательности на вы п V ходе при умножении в -- раз в него введены делитель частоты в п раз, П триггеров, триггер с раздельным запуском , формирователь, второй элемент ИЛИ и управл емый генератор, выход которого соединен с входом триггерного делител  частоты, а вход с входом устройства, .с входом делител  частоты в п раз, с единичным входом триггера с раздельным запуском и обнул ющим входом триггер- ного делител  частоты, при этом его выходы через формирователи и двухвходовые элементы совпадений соединены-с входами первого элемента ИЛИ, к первыми входами триггеров, выходы которых соэ,динены со вторыми входами соответствующих им элементов совпадений и вторыми входами последующих триггеров, при этом второй вход первого триггера соединен с вьтходом второго элемента ИЛИ, первый вход которого соединен со входом первого элемента ИЛИ, входом делител  частоты в п раз, а второй со входом первого элемента ИЛИ и через формирователь с выходом триггера с раздельным за пуском, обнул ющий вход которого соединен с обнул ющим входом делител  частоты в п раз и обнул ющим входом устройства. Источники информа1ши, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР Nt ЗО6543, кл. Н 03 В 19/00, 15.04,69. 8 and ensuring the passage of the second pulse (FIG. 2A) through the coincidence element 6 to one of the inputs of the first element 7 OR. The second pulse in turn sets the trigger 8 to the initial state (Fig. 2h). Further, the process repeats with the only difference that the start of the trigger input 8 (3 pulses from the healer 1 frequency by a factor of 1.) is sent to the trigger. At the outputs of the first element 7, the FDI is formed by an intensity of 1 byte ( Fig. 2p), 2 matches, the second inputs of which receive pulses (Fig. 2e, -A ,, h) from the flip-flops 8, which allow the coincidence of pulse sequences (Fig. 2n, K, N) to pass through the elements G. circuits to work on the zero input of the trigger 3 with a separate start, an external null impulse arrives c (Fig. 2m), which translates trigger 3 with a separate start (Fig 2 and) to the initial position and nullifies frequency divider 1 n times. The external embraced pulse (Fig 2m) arrives before the first pulse of the input pulse sequence, At this moment, when the first impulse of the input pulse sequence (Fig. 2a) triggers trigger 3 with separate start, a pulse is generated at the output of shaper 10 (Fig 2o), which is fed to one of the inputs of the first element 7 OR for its output impulse present the first pulse of the input sequence (Figure 2a), which is also the first pulse multiplied by the pulse sequence (Fig. 2p), and also goes through the second element 9 OR to one of the inputs of the trigger 8, ensuring its preparation for operation (Fig. 2e). The trigger 8 permits the passage of the sixth pulse (Fig. 2i) through the element 6 coincidences to the input of the first element 7IL. The sixth pulse from the output of the coincidence element 6 returns the trigger 8b to the initial state (Fig. 2e), simultaneously switching (Fig. 2g), the next trigger 8 and allowing the fourth pulse (Fig. 2k) to pass through the coincidence element 6. From the output of the coincidence element 6, the fourth pulse (FIG. 2) goes to one of the inputs of the first element 7 OR and sets the trigger 8 to the initial state (FIG. 2g), by switching (FIG. 2h) to the next trigger. The described Pulse Frequency multiplier provides the output of the pulse sequence multiplied Q-il times, with irregularities not exceeding 1% of the pulse generation period, stable operation of the device when the initial frequency varies over a wide range up to 140%, the possibility of realizing the device on a modern element This allows us to use it in digital measuring devices and in devices for magnetic recording of digital information with self-synchronization. Claim 1. Pulse frequency multiplier, containing a trigger frequency divider element OR, n formers and coincidence elements, characterized in that, in order to ensure a uniform pulse sequence, you will enter a frequency divider in n times, P triggers, trigger with separate start, driver, second OR element and controlled oscillator, the output of which is connected to the trigger trigger input of the frequency divider, and the input to the device input, with the frequency divider input n times, with one a trigger trigger input with a separate start and a zero input trigger trigger frequency divider, while its outputs through the drivers and two-input coincidence elements are connected to the inputs of the first element OR, to the first inputs of the triggers whose outputs are soe, connected to the second inputs of the corresponding elements matches and second inputs of subsequent triggers, while the second input of the first trigger is connected to the input of the second OR element, the first input of which is connected to the input of the first OR element, the input of the frequency divider in the second, and the second with the input of the first element OR, and through the driver with the trigger output with separate start-up, the zero input of which is connected to the frequency zero output input of the frequency divider five times and the device zero output. Sources of information taken into account during the examination 1. The author's certificate of the USSR Nt ZO6543, cl. H 03 B 19/00, 04/15/69. 2.Авторское свидетельство СССР N 365823, кл. Н 03 К 5/156, 25.05.71 (прототип). У uц-и-Т 1-:---- пллшллпллллшшшштогщпшшшии « 2. Author's certificate of the USSR N 365823, cl. H 03 K 5/156, 25.05.71 (prototype). At uts-and-t 1 -: ---- pllshllllllshshshshshtoshchshshshshshii " 1 иииу--и1Г1 iiiu - i1G Фиа.2 У и- ---Fia.2 U i- ---
SU772540897A 1977-11-09 1977-11-09 Pulsed frequency multiplier SU741442A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU772540897A SU741442A1 (en) 1977-11-09 1977-11-09 Pulsed frequency multiplier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU772540897A SU741442A1 (en) 1977-11-09 1977-11-09 Pulsed frequency multiplier

Publications (1)

Publication Number Publication Date
SU741442A1 true SU741442A1 (en) 1980-06-15

Family

ID=20731865

Family Applications (1)

Application Number Title Priority Date Filing Date
SU772540897A SU741442A1 (en) 1977-11-09 1977-11-09 Pulsed frequency multiplier

Country Status (1)

Country Link
SU (1) SU741442A1 (en)

Similar Documents

Publication Publication Date Title
SU741442A1 (en) Pulsed frequency multiplier
SU817996A1 (en) Pulse repetition frequency multiplier
SU803100A1 (en) Digital frequency multiplier
SU580647A1 (en) Frequensy divider with fractional division factor
SU606199A1 (en) Delay system
SU917119A1 (en) Complex spectrum analyzer
SU788411A1 (en) Phase correcting device
SU955049A1 (en) Multiplication device
SU531247A1 (en) Reference oscillation shaping device for a binary phase shift keying (FM) signal
SU780201A1 (en) Pulse number converter
SU970303A2 (en) Device for measuring time interval
SU839036A1 (en) Pulsed repetition frequency multiplier
SU1145472A1 (en) Digital pulse repetition frequency multiplier
SU834823A1 (en) Digital pulse repetition frequency multiplier
SU997243A2 (en) Pulse detctor
SU744997A2 (en) Frequency counter
SU900208A1 (en) Pulse signal shape analyzer
SU836795A1 (en) Walsh function generator
SU786045A1 (en) Device for shaping frequency-manipulated signal
SU1552115A1 (en) Spectrum analyzer
SU813458A1 (en) Correlation function computing device
SU855977A1 (en) Device for delaying square-wave pulses
SU1363425A1 (en) Frequency multiplier
SU875305A1 (en) Digital phase meter
SU926613A1 (en) Method of time interval measurement