Claims (2)
8 и обеспечива прохождение второго импульса (фиг. 2А) через элемент 6 совпадений на один из входов первого элемента 7 ИЛИ. Второй импульс в свою очередь устанавливает триггер 8 в исходное состо ние (фиг. 2з). Далее процесс повтор етс с той лишь разницей, что на вход триггера 8 начинают поступат(з импульсы (фиг, 2р) с целител 1 частоты в Ю раз. На выходы первого элемента 7 ИПИ формируетс ум1 оже1П1а в -- - л раз импульсна послоцовательиость (фиг. 2п), 2 совпадений, на вторые входы которых поступают импульсы (фиг. 2е,-А,, з) с триггеров 8, которые разрешают прохождение через элементы G совпадений импульсных последовательностей (фиг. 2n,K,N). Дл подготовки схемы к работе на обнул ющий вход триггера 3 с раздельным запуском поступает внешний обнул ющий импульс (фиг. 2м), который переводит триггер 3 с раздельным запуском (фиг, 2 и ) в исходное положение и обнул ет делитель 1 частоты в п раз. Внешний обнул юший импульс (фиг. 2м) поступает перед первым импульсом входной импульсной последовательности, В этот момент, когда первый импульс входной импульсной последовательности (фиг. 2а) произведет переключение триггера 3 с раздельным запуском, на выходе формировател 10 образуетс импульс (фиг, 2о), который поступает на один из входов первого элемента 7 ИЛИ дл получени на его выходе импульса, соответствующего первому импульсу входной последовательности (фиг, 2а), который будет также первым импульсом умноженной импульсной последовательности (фиг. 2п ), а также поступает через второй элемент 9 ИЛИ на один из входов триггера 8, обеспечива подготовку его к работе (фиг. 2е). Триггер 8 разрешает прохождение шестого импульса (фиг. 2и) через элемент 6совпадений на вход первого элемента 7ИЛИ. Шестой импульс с выхода элемента 6 совпадений возвращает триггер 8в исходное состо ние (фиг. 2е), одновременно переключа (фиг, 2ж), следующий триггер 8 и разреша прохождение четвертого импульса (фиг, 2к) через элемент 6 совпадений. С выхода элемента 6 совпадений четвертый импульс (фиг, 2) поступает на один из входов первого элемента 7 ИЛИ и устанавливает триггер 8 в исходное состо ние (фиг. 2ж), переключа (фиг, 2з) следующий триггер Описанный импульснь1й умножитель Частоты обеспечивает получение на выходе импульсной последовательности, умноженной в Q-il раз, с неравномерно- стью, не превышающей 1% от периода ел довани импульсов, -устойчивую работу устройства при изменении исходной частоты в широких пределах до 140%, возможность реализации устройства на совре менной элементной базе, что позвол ет .использовать его в цифровых измерительных устройствах и в устройствах магнитной записи цифровой информации с самосинхронизацией . Формула изобретени 1. Импульсный умножитель частоты, содержащий триггерный делитель частоты элемент ИЛИ,п формирователей и элемен тов совпадений, отличаюшийс тем, что, с целью обеспечени равномерной импульсной последовательности на вы п V ходе при умножении в -- раз в него введены делитель частоты в п раз, П триггеров, триггер с раздельным запуском , формирователь, второй элемент ИЛИ и управл емый генератор, выход которого соединен с входом триггерного делител частоты, а вход с входом устройства, .с входом делител частоты в п раз, с единичным входом триггера с раздельным запуском и обнул ющим входом триггер- ного делител частоты, при этом его выходы через формирователи и двухвходовые элементы совпадений соединены-с входами первого элемента ИЛИ, к первыми входами триггеров, выходы которых соэ,динены со вторыми входами соответствующих им элементов совпадений и вторыми входами последующих триггеров, при этом второй вход первого триггера соединен с вьтходом второго элемента ИЛИ, первый вход которого соединен со входом первого элемента ИЛИ, входом делител частоты в п раз, а второй со входом первого элемента ИЛИ и через формирователь с выходом триггера с раздельным за пуском, обнул ющий вход которого соединен с обнул ющим входом делител частоты в п раз и обнул ющим входом устройства. Источники информа1ши, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР Nt ЗО6543, кл. Н 03 В 19/00, 15.04,69. 8 and ensuring the passage of the second pulse (FIG. 2A) through the coincidence element 6 to one of the inputs of the first element 7 OR. The second pulse in turn sets the trigger 8 to the initial state (Fig. 2h). Further, the process repeats with the only difference that the start of the trigger input 8 (3 pulses from the healer 1 frequency by a factor of 1.) is sent to the trigger. At the outputs of the first element 7, the FDI is formed by an intensity of 1 byte ( Fig. 2p), 2 matches, the second inputs of which receive pulses (Fig. 2e, -A ,, h) from the flip-flops 8, which allow the coincidence of pulse sequences (Fig. 2n, K, N) to pass through the elements G. circuits to work on the zero input of the trigger 3 with a separate start, an external null impulse arrives c (Fig. 2m), which translates trigger 3 with a separate start (Fig 2 and) to the initial position and nullifies frequency divider 1 n times. The external embraced pulse (Fig 2m) arrives before the first pulse of the input pulse sequence, At this moment, when the first impulse of the input pulse sequence (Fig. 2a) triggers trigger 3 with separate start, a pulse is generated at the output of shaper 10 (Fig 2o), which is fed to one of the inputs of the first element 7 OR for its output impulse present the first pulse of the input sequence (Figure 2a), which is also the first pulse multiplied by the pulse sequence (Fig. 2p), and also goes through the second element 9 OR to one of the inputs of the trigger 8, ensuring its preparation for operation (Fig. 2e). The trigger 8 permits the passage of the sixth pulse (Fig. 2i) through the element 6 coincidences to the input of the first element 7IL. The sixth pulse from the output of the coincidence element 6 returns the trigger 8b to the initial state (Fig. 2e), simultaneously switching (Fig. 2g), the next trigger 8 and allowing the fourth pulse (Fig. 2k) to pass through the coincidence element 6. From the output of the coincidence element 6, the fourth pulse (FIG. 2) goes to one of the inputs of the first element 7 OR and sets the trigger 8 to the initial state (FIG. 2g), by switching (FIG. 2h) to the next trigger. The described Pulse Frequency multiplier provides the output of the pulse sequence multiplied Q-il times, with irregularities not exceeding 1% of the pulse generation period, stable operation of the device when the initial frequency varies over a wide range up to 140%, the possibility of realizing the device on a modern element This allows us to use it in digital measuring devices and in devices for magnetic recording of digital information with self-synchronization. Claim 1. Pulse frequency multiplier, containing a trigger frequency divider element OR, n formers and coincidence elements, characterized in that, in order to ensure a uniform pulse sequence, you will enter a frequency divider in n times, P triggers, trigger with separate start, driver, second OR element and controlled oscillator, the output of which is connected to the trigger trigger input of the frequency divider, and the input to the device input, with the frequency divider input n times, with one a trigger trigger input with a separate start and a zero input trigger trigger frequency divider, while its outputs through the drivers and two-input coincidence elements are connected to the inputs of the first element OR, to the first inputs of the triggers whose outputs are soe, connected to the second inputs of the corresponding elements matches and second inputs of subsequent triggers, while the second input of the first trigger is connected to the input of the second OR element, the first input of which is connected to the input of the first OR element, the input of the frequency divider in the second, and the second with the input of the first element OR, and through the driver with the trigger output with separate start-up, the zero input of which is connected to the frequency zero output input of the frequency divider five times and the device zero output. Sources of information taken into account during the examination 1. The author's certificate of the USSR Nt ZO6543, cl. H 03 B 19/00, 04/15/69.
2.Авторское свидетельство СССР N 365823, кл. Н 03 К 5/156, 25.05.71 (прототип). У uц-и-Т 1-:---- пллшллпллллшшшштогщпшшшии « 2. Author's certificate of the USSR N 365823, cl. H 03 K 5/156, 25.05.71 (prototype). At uts-and-t 1 -: ---- pllshllllllshshshshshtoshchshshshshshii "
1 иииу--и1Г1 iiiu - i1G
Фиа.2 У и- ---Fia.2 U i- ---