SU606199A1 - Delay system - Google Patents
Delay systemInfo
- Publication number
- SU606199A1 SU606199A1 SU742089472A SU2089472A SU606199A1 SU 606199 A1 SU606199 A1 SU 606199A1 SU 742089472 A SU742089472 A SU 742089472A SU 2089472 A SU2089472 A SU 2089472A SU 606199 A1 SU606199 A1 SU 606199A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- delay
- pulse
- output
- inputs
- input
- Prior art date
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Description
(54) УСТРОЙСТВО ЗАДЕРЖКИ(54) DELAY DEVICE
рыс Bxn.ibi iij)i;--ii,)iiiix v4MCKTi)i-n)B, И)1ход;1МЯ выходы элсме1гго И. а второй RS-триггера первого капала задержки импульсов подключен ко второму входу элемента И.lynx Bxn.ibi iij) i; - ii,) iiiix v4MCKTi) i-n) B, I) 1khod; 1MYA outputs of the Elmismey I. and the second RS-flip-flop of the first drip of the pulse delay is connected to the second input of element I.
На фиг. фе;1ставлена функциональна схема устройства цифровой задержки; па фиг. 2 - временна диаграмма.FIG. fe; 1stavlen functional diagram of the device digital delay; pas figs. 2 - time diagram.
Уст|юйство содержит генератор имиульснон последовательности 1. Вход сигнала синхронизации соединен со входом формировател сигнала унра1;..сни 2, выход которого иодключеп к одному входу формировател зондирующего импульса 3. /Другой вход формировател 3 подключен к вы.ходу генератора и шульсной последовательности 1, выход которого также нолкл очен к одному входу формировател задержанной импульсной последовательности 4 Другой вход (Формировател 4 подключеи к выходу формн)оваге.1Я зондирующего импульса 3, выход которого подключен к одному вхоziy элемента Н.ПИ 3, а другой его вход подключоч к выходу ()ормировател задержанной импульеиой пос,тедовател,1Юсти 4. Выход элемента 5 нодключеи к первому входу элемента И первого канала, также через элементы задержки 6,7-(п---П к первым входам элементов 8,9,10- п и к одним входам временных селекторов 11, 12-п, ,другне входы которых подключены к выходу формировател сигнала управлени 2, а выходы временных селекторов нодк.почены ко входам запуска RS-триггеров 13, 14 п, причем пр мой выход каждого RSтр1 ггера подк.тючен к третьему входу элемента И своего канала, а инверсный выход - ко второ у входу элемента И предыдущего канала , причем выходы элемента И соединены со входами элементов ИЛИ 15.The device contains an emulator of sequence 1. The synchronization signal input is connected to the input of the signal generator unra1; .. from bottom 2, the output of which is connected to one input of the sounding sensor 3. / Another input of the imaging device 3 is connected to the output of the generator and pulse sequence 1 , the output of which is also nolkl to one input of the generator of the delayed pulse sequence 4 Another input (Shaper 4 connects to the output of the former) of the 1st I thirding probe 3, the output of which is connected to one I entered the element N.PI 3, and its other input is connected to the output () of the delayed impulse picker, tedovvatel, 1Lust 4. The output of element 5 of the keys to the first input of the element I of the first channel, also through the delay elements 6,7- (p- --P to the first inputs of elements 8,9,10-p and to the same inputs of the time selectors 11, 12-p, the other inputs of which are connected to the output of the control signal generator 2, and the outputs of the time selectors of the nodes. Sockets to the start inputs RS- flip-flops 13, 14 n, and the direct output of each RS1r1 of the gun is connected to the third input of the element I its channel, and the inverse output to the second at the input of the AND element of the previous channel, with the outputs of the AND element connected to the inputs of the elements OR 15.
Принцип работы устройства зак.тючаете в следуюнгем. Сигнал синхронизации цоступает на формирователь сигнала управлени 2, который формирует импульсный сигнал с генератора квантующей последовательности (ГКП) длите. ьпостью l/bw,. , поступающий на временные селекторы 11, 12 и формирователь зондирующего имнульса 3. В соответствии с этим сигналом формирователь 3 выдел ет из импу .чьсной носледовательности импульс, CvTeдyющий за сигналом синхронизации, который поступает на формирователь задержанной импульспой послелЮвательности 4 и через элемент 5 и элементы задержки 6,7-ц-1 на временные селекторы 11,12-п сдвинутым на дискрет элементов задержки.The principle of operation of the device zak.tyuchaete in the next. The synchronization signal is fed to the control signal conditioner 2, which generates a pulse signal from the quantizing sequence generator (DCC) for a duration. l / bw ,. arriving at time selectors 11, 12 and probing impulse shaper 3. According to this signal, shaper 3 extracts from the impulse of the succession a pulse, CvTeduyu following the synchronization signal, which goes to the shaper of the delayed pulse of the sequencer 4 and through element 5 and delay elements 6.7-c-1 for time selectors 11, 12-p shifted by discrete delay elements.
Этот имнульс вл етс зондирующим, т.е. он определ ет рассогласование фаз первого и.мпульса импульсной последовательности и сигнала синхронизации задержанного на , т.е. если обозначить 5-рассогласование фаз импульса синхронизации и импульсов генератора квантующей последовательности, то с точностью дискрета элементов задержки 6, будет определена величина 1/f кгл - ft. Определение величины 1 ткп-5, а не 6 позвол ет р::стпть логи еские св зи. Кроме того, так к;;к .,ч-троГ|ство имеет смысл исноль.човать дл ио/1учени стабильности задержки.пор дка единиц наносекунд, то отсюда следует неооходи- 60 This impulse is probing, i.e. it determines the phase mismatch of the first pulse pulse and the synchronization signal of the delayed, i.e. If we denote the 5-mismatch of the phases of the synchronization pulse and the generator of the quantizing sequence, then with the precision of the discrete elements of the delay 6, the value 1 / f kgl - ft will be determined. Determining the value of 1 tcp-5, rather than 6, allows p :: strt logs connections. In addition, since it makes sense to rely on the initial value of the stability of the delay. The unit of nanoseconds, then this should lead to
мн;ть формировани достаточно короткого зонди| )ук)щего идщульса, а как известно, формирование коротких имнульсов из непрерывной носледовательности проще, чем формирование короткого одиночного импульса.mn; be forming a rather short probe | ) It is known that the formation of short pulses from a continuous path is simpler than the formation of a short single pulse.
Таким образом, формирователь задержанной импульсной последовательности 4 формирует импульсную последовательность со стабильностью задержки котора поступает через элементы ИЛИ .5 и элементы задержки 6, 7 - п - 1 па элемент1 И 8,9,10-п, причем до прихода этой последовательности с помощью зондируюнтего н.миульса выбираютс .элемент И и соответствующа ей задержка, так чтобы стабильность задержки была равна п.Thus, the shaper of the delayed pulse sequence 4 forms a pulse sequence with the stability of the delay that enters through the OR elements .5 and the delay elements 6, 7 - n - 1 pa element 1 AND 8,9,10-n, and prior to the arrival of this sequence by means of probing N. The emuls are selected. The element And and the corresponding delay, so that the stability of the delay is equal to n.
При поступлении импульса синхронизации формирователь сигнала управлени 2 формирует сигнал унравлени длительностью t l/ftMi- Этот сигнал (см. временную диаграмму а-2 поступает на временные селекторы (11, 12-п), на другие входы которых приходит зондирующий импульс, сдвинутый на дискрет элементов задержки (фиг, ,2 Pi, Р Р .,). Зондирующий импульс переключает RS-триггеры, подключенные к выходу временных селекторов, причем число переключенных триггеров зависит , как видно из фиг, 2, от величины рассогласовани фаз сигнала синхронизации и первого импульса импульсной последовательности . Выходы триггеров управл ют элементами И 8,9,10 - п (см. вре.менную диаграмму Ki, Ki, Кз где приведена диаграмма переключени инверсных выходов триггеров 13, 14). Как видно из фиг. 2, на эле.мент И 8 с инверсного выхода триггера 13 прищел сигнал запрета (нулевой уровень) и разрещено прохождение сигнала через элемент И 9; единичный уровень пр мого выхода триггера 13 и единичный уровень инверсного выхода триггера 14. Через остальные элементы 10-п прохождение сигнала запрещено. Одновре.менно с онисанным выще процессо.1 в формирователе, 4 формируетс задержанна импульсна последовательность с точностью дискрета генератора квантующей последовательности 1/1гкпТаким образом, если заданна величина задержки сигнала составл ет 1Дг-ки (i - число импульсов генератора), величина за.п,ержки в данном устройстве определ етс задержкой l,j (1-n/fpso, задаваемой формирователем импульсной последовательности, задержкой, обусловленной рассогласованием фаз сигнала синхронизации и первого импульса импульсной последовательности, и задержкой в многоканальном блоке. Задержка в многоканально.м блоке предварительно с помощью зондирующего импульса выбираетс таким образом, чтобы в сумме с задержкой, обусловленной рассогласованием фаз сигнала синхронизации и первого импульса импульсной последовательности, ее величина была равна l/fj.K,i с точностью до l/frK.fi п. Таким образом, суммарна задерж , ка равна-заданной величине i/fr/ n с точностью до 1/f ГКП п.When a synchronization pulse arrives, the driver of the control signal 2 generates an equalization signal with a duration of tl / ftMi- This signal (see the time diagram a-2 goes to the time selectors (11, 12-n), to the other inputs of which comes a probe pulse shifted by a discrete element delays (FIG, 2 Pi, Р Р.,.). The probing pulse switches the RS-flip-flops connected to the output of the time selectors, and the number of switched triggers depends, as can be seen from FIG. 2, on the magnitude of the phase error of the synchronization signal and the first imp Voltage pulse sequences. The outputs of the flip-flops control the elements AND 8.9,10-n (see the time diagram Ki, Ki, Kz where the switching diagram of the inverse outputs of the flip-flops 13, 14 is shown.) As can be seen from Fig. 2, in ele element 8 from the inverse output of the trigger 13 is clamped on the inhibit signal (zero level) and the signal is allowed to pass through the element 9, the unit level of the direct output of the trigger 13 and the unit level of the inverse output of the trigger 14. The rest of the 10-n signal is prohibited. Simultaneously with the onisan above process.1 in the driver, 4 a delayed pulse sequence is formed with an accuracy of the discrete oscillator of the quantizing sequence 1 / 1kkp. Thus, if the specified value of the signal delay is 1Dg-ki (i is the number of generator pulses), the value is over. , the holders in this device are determined by the delay l, j (1-n / fpso, specified by the pulse sequence former, the delay caused by the phase mismatch of the synchronization signal and the first pulse of the pulse sequence , and a delay in a multichannel block. The delay in a multichannel m block is preselected using a probe pulse in such a way that, in sum, with a delay due to a mismatch between the phases of the synchronization signal and the first pulse of the pulse sequence, its value is l / fj.K, i up to l / frK.fi p. Thus, the total delay, ka equal to the given value of i / fr / n up to 1 / f PCC p.
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU742089472A SU606199A1 (en) | 1974-12-26 | 1974-12-26 | Delay system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU742089472A SU606199A1 (en) | 1974-12-26 | 1974-12-26 | Delay system |
Publications (1)
Publication Number | Publication Date |
---|---|
SU606199A1 true SU606199A1 (en) | 1978-05-05 |
Family
ID=20605182
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU742089472A SU606199A1 (en) | 1974-12-26 | 1974-12-26 | Delay system |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU606199A1 (en) |
-
1974
- 1974-12-26 SU SU742089472A patent/SU606199A1/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6326930B2 (en) | ||
SU606199A1 (en) | Delay system | |
SU1511851A1 (en) | Device for synchronizing pulses | |
SU687407A1 (en) | Digital frequency gauge | |
SU1464296A2 (en) | Shaper of phase-manipulated signals | |
SU1075413A1 (en) | Frequency divider with variable division ratio | |
SU1363425A1 (en) | Frequency multiplier | |
SU828386A2 (en) | M-sequence generator | |
SU741442A1 (en) | Pulsed frequency multiplier | |
SU1529450A1 (en) | Controllable frequency divider | |
SU746893A1 (en) | Method and device for obtaining the difference of close frequencies | |
SU743179A1 (en) | Polyphase voltage shaper | |
SU819968A1 (en) | Repetition rate scaler with fractional devision coefficient | |
SU372722A1 (en) | DEVICE FOR FORMING QUARTER CODES SIGNALS | |
SU531247A1 (en) | Reference oscillation shaping device for a binary phase shift keying (FM) signal | |
SU921066A1 (en) | Pulse delaying device | |
SU544170A1 (en) | Start Stop Device | |
JPH0894722A (en) | Wave-shaping circuit for semiconductor testing device | |
SU483792A1 (en) | Pulse distributor | |
SU765970A1 (en) | Four-cycle pulse distributor for control of stepping motor | |
SU580647A1 (en) | Frequensy divider with fractional division factor | |
SU1688440A1 (en) | Frequency manipulator | |
SU1764155A1 (en) | Synchronizing pulses package discriminating device | |
SU573857A1 (en) | Signal shaping device | |
SU780201A1 (en) | Pulse number converter |