Claims (2)
элемента И подключен ко входу второго счетчика, разр дные входы которого подключены к выход 1М соответствующих элементов И второй группы, первые входы которых подключены к выходу второго счетчика, а вторые входы подключены соответственно к разр дным выходам второго регистра, разр дные входы которого подключены к соответствующим выходам элементов И третьей группы, первые входы которых подключены к соответствующим разр дным выходам третьего счетчика, первый вход которого подключен к выходу третьего элемента И, входы которого подключены ко входам четвертого элемента И и выходом второго генератора импульсов и первого триггера соответственно, вход первого триггера подключен к первому входу элемента ИЛИ, через первый элетлент задержки ко iBTOpbiKi входам элементов И третьей грутал, через второй элемент задержки ко второму входу третьего счетчика, ко входу второго триггера третий 3 9 элемент задержки и к выходу п того элемента И, первый вход которого подключен к первому входу устройства и второму входу второго элемента И, второй вход п того элемента И подключен ко второму входу устройства и первому входу шестого элемента И, второй вход которого подключен к нулевому выходу третьего триггера,вход которого подключен к выходу седьмого элемента И, 1еовый вход которого подключен к выходу шестого элемента И, а агорой вход подключен к выходу второго триггера, единичный выход третьего триггера подключен к третьему входу второго элемен та И, выход четвертого элемента И через четвертый элемент задержку подключен ко входу четвертого триггера, выход которого подключен к первому входу восьмого элемента И и второму входу первого элемента И, второй вход восьмо го элемента И подключен к выходу второго генератора импульсов, а выход восьмого элемента И подключен к единичному входу п того триггера, выход которого подключен к третьему входу четвертого элемента И 2 . Недостатком известного устройства вл етс ограниченный диапазон умножени . Цель изобретени - расширение диапа зона умножени . Поставленна цель достигаетс тем, что в устройство введены дешифратор, элемент НЕ, дополнительные счетчик, триггер, элементы И и элемент ИЛИ, вход которого подключен к выходу допол нительного счетчика, первый вход которого подключен к выходу первого дополнительного элемента И, первый вход ко .торого подключен к выходу первого элемента И и первому входу второго дополнительного элемента И, второй вход которого подключен к нулевому выходу дополнительного триггера, единичный выход которого подключен ко второму входу пер вого дополнительного элемента И, третий вход которого подключен к первому вход третьего дополнительного элемента И, через элемент НЕ к первому входу четвертого дополнительного элемента И, пер вому входу п того дополнительного элемента И и выходу дешифратора, вход которого подключен к выходу третьего счетчика, второй вход п того допрлнитель ного эпемеуга И подключен к выходу п того элемента И, а выход п того дополнигельного элемента И подключен к нуле вому входу п того триггера, единичный P ВХОД которого подключен к единичному входу дополнительного триггера, нулевой выход которого подключен ко второму входу второго дополнительного элемента И, выход KtJTOporo подключен ко второму входу элемента ИЛИ, третий вход которого подключен ко второму входу дополнительного счетчика и выходу третьего дополнительного элемента И, второй вход которого подключен к выходу второго счетчика, вторым входам элементов И второй группы и второму входу четвертого дополнительного элемента И, выход которого подключен к четвертому входу элемента ИЛИ, выход которого вл етс выходом устройства, выход дополнительного элемента ИЛИ подключен к третьему входу третьего допсотнительного элемента И. На чертеже приведена функциональна электрическа схема устройства. Устройство содержит счетчики 1-4, генераторы 5 и 6 имЯульсов, регистры 7 и 8, дешифратор 9, блок 10 задани коэффициента умножени , триггеры 11 - 16, элементы И 17 - 29, группы элементов И 30 - 32, элементы ИЛИ 33 и 34, элемент НЕ 35, элементы 36 39 задержки, входы 40 и 41 и выход 42 устройства. Предлагаемое устройство работает в двух режимах. В первом режиме работы погрешность умножени определ етс погрешностью преобразовани периода в код, котора равна отношению входной умножаемой . частоты к частоте заполнени периода входной частоты. При этом в указанном режиме колич ество импульсов N , накапливаемое в счетчике 1 в течение периода входной частоты, больше минимально допустимого количества импульсов N у ,Н.АОП ° торое определ етс заданной допустимой погрешностью умножени . В пр(едлагаемом устройстве частота импульсов заполнени периода входной частоты выбираетс заведомо меньшей величины. Во втором режиме работы погрешность умножениз не зависит от погрешности преобразовани периода в код и определ етс отношением частоты заполнени периода входной частоты к частоте пересчета , задаваемой с выхода счетчика 3. При больших значени х коэффшшента умножени это отношение вл етс малой величиной. В данном режиме работы количество импульсов N меньше HT , . Первый режим работы определ етс отсутствием , а второй режим - наличием сигнала на выходе дешифратора 9. Устройство дл умножени работает следующим образом. Входные сигналы умножаемой частоты подаютс на вход 40. При подаче сигнала разрешени на вхо 41 открываетс элемент И 18 и первый импульс входной умножаемой последовательности проходит через указанный элемент , переводит триггер 11 в единичное состо ние и через элемент ИЛИ 34 поступает на выход устройства. Ь резуга тате открываетс элемент И 21 и на вход счетчика 1 начинают проходить импульсы заполнени периода с выхода генератора 5 импульсов. Заполнение счетчика 1 осуществл етс до момента прихода следующего импульса умножаемой последовательности, который обнул ет счетчик 1. В результате этого за интервал времени метсду двум входными импутпьсами в счетчике 1 образуетс информашш, характеризующа код периода умножаемой частоты. С поступлением следующего (второго после подачи сигнала разрешени ) импульса умножаемой частоты информаци , накопленна в счетчике 1, передаетс через элементы И группы 30 в регистр 7, где запоминаетс , а счетчик 1 обнул етс . ,, Необходимый временной сдвиг между мо ментами передачи информации и обнули ни счетчика 1 осуществл етс за счет элементов 38 и 39 задержки. Одновременно сигнал с выхода элемен ,. -,т л та И 17 .проходит через элемент И 19 на вход триггера 13, перевод его в еди ничное состо ние. В результате запирает с элемент И 17, .открываетс эп&левт И 24 и на вход счетчика 2 начинают подаватьс импульсы пересчета с выхода счетчика 3. В первый период входной частоты определ етс код периода, внформаци о котором далее используетс дл получени импульсной последоватвго ности умножени частоты. Дл получени информации об умноженной частоте в течение первого периода входной последовательности в первом режиме служит cxeXia, состо ща из элементов И 20., 21, 23 и триггеров 14 в 15. После подачи сигнала разрешени на вход 41, на выход элемента И 20 проходит сигна с выхода генератора 5 импульсов. Одновременно импульс с выхода генератора о импульсов подаетс на вход элемента И 22. С выхода элемента И 20 сигнал через элемент 37 задержзси проходит на счетный вход триггера 14, перевод его в единичное состо ние. При этом открываетс элемент И 23 и на его выход прокоа т сигналы с--еыхоаа счетчика 3. Указанные сигналы проход т далее через элементы ИЛИ 34 на выход устройства, образу первые сигналы умноженной последовательности импульсов. При поступлении следующего сигнала с выхода генератора 5 срабатывают триггеры 14 и 15, в результате чегчэ запираютс элементы И 20, 22 и 23, что необходимо дл нормального функционировани устройства. Сигналы с выхода счетчика 2 через элемент И 28 и элемент ИЛИ 34 подаютс на выход 42 устройства, образу последоватеттьность импульсов умноженной частоты, и на управл ющие входы элементов И группы 31. В результате этого информаци о коде периода умножаемого сигнала, запомненна в регистре 7, передаетс через эле ,менты И группы 31 в счетчик 2, образу его исходную уставку. Таким образом, в зависимости от величины кода периода на выходе счетчика. 2 при определенном коэффициенте умножени , т.е. при определенной частоте следовани импульсов на его выходе, устанавливаетс вполне огфеделенна частота импульсов умноженной частоты. Каждый последующий импульс умножаемой частоты осуществл ет. периодически сброс старой информации в регистре 7 и запись информации о новом периоде. Получение измен емой в зависимости от величины коэффициента умножени частоты импульсов на входе счётчика 2 осуществл етс с помощью управл емого генератора импул который вход т генератор 6 импульсов , счетчик 3 импульсов, элементы. И группы 32 и регистр 8. С выхода генератора 6 последовательность вмпу71ьсов по ступает на вход счетчика 3, где н пересчитываетс . Причем коэф()шшент пересчета (Задаетс Ш1фо1 {ацией с регистра 8 через элементы И группы 32. В регистр 8 информаци запвсьгааетс с блока 10 задани коэффшшента умножени . Чем.больше величина коэффициенте умножени тем меньше коэффициент пересчета (счетчик 3 работает в режЕме сложени ) и тем больше частота на выходе счетчика 3. Сигналы пересчета с выхода счетчика 3 подаютс также на управл ющие входы элементов И группы 32. В резутштате информаци , заломненва в регистре 8. передаетс в счетчик 3 в виде исходной уставки, и начинаетс новый цикл пересчета . При увеличении значени частоты входных сигналов на выходе дешифратора 9 по вл етс высокий уровень напр жени чем определ етс второй режим работы устройства. При этом открываетс элемент И 32, закрываетс элемент И 31 и подаетс высокий уровень напр жени на один из входов элементов И 29 и ЗО. При этом первый же сигнал с выхода элемента 18 после момента i-j проходит через элемент И 29 и переводит триггер 15 в нулевое состо ние. Это приводит к от ирашио элеглента И 2О. Далее сигнал с выхода ген атора импульсов 5 проходит через элемент 20 и переводит триггер 14 в единичное состо ние. При этом открываютс элементы И 22 и 23 и через элемент 23 и далее через элемент И 26 на суммирующий вход счетчика 4 начинают проходить импульсы пересчета с выхода счетчика 3. Указанные импульсы суммируютс 6 счетчике 4. Импульсы на вход счетчика поступают до момента поступлени следующего сигнала с выхода генератора и импульсов, который проходит через элемент И 22 на вход триггера 15, перевод ei4 в единичное сзосто ние , и далее переводит триггер 14 в нулевое .состо ние, что приводит к запиранию элементов И 22 и 23. Далее описанный процесс периодически повтор етс с поступлением каждого последующего импульса входной умножаемой частоты . С поступлением первого же импульса на вход счетчика 4 на выходе элемента ИЛИ За, входы которого св .зань с разр дными выходами счетчика 4, вырабатываешьс высокий уровень напр же ни , в результате чего отпираетс элемент И 27 дл сигналов с выхода счеттака element I is connected to the input of the second counter, the bit inputs of which are connected to the output 1M of the corresponding elements AND of the second group, the first inputs of which are connected to the output of the second counter, and the second inputs are connected respectively to the discharge outputs of the second register, the bit inputs of which are connected to the corresponding the outputs of elements AND of the third group, the first inputs of which are connected to the corresponding bit outputs of the third counter, the first input of which is connected to the output of the third element I, whose inputs are connected to the inputs of the fourth element AND and the output of the second pulse generator and the first trigger, respectively, the input of the first trigger is connected to the first input of the OR element, through the first delay element to the iBTOpbiKi inputs of the third AND terminal, through the second delay element to the second input of the third counter, to the input the second trigger is the third 3 9 delay element and to the output of the fifth element And, the first input of which is connected to the first input of the device and the second input of the second element And, the second input of the fifth element And is connected to the second in the device’s move and the first input of the sixth element And, the second input of which is connected to the zero output of the third trigger, whose input is connected to the output of the seventh element And, the first input of which is connected to the output of the sixth element And, and the input is connected to the output of the second trigger, third output The trigger is connected to the third input of the second element, And the output of the fourth element, And through the fourth element, the delay is connected to the input of the fourth trigger, the output of which is connected to the first input of the eighth element, And the second input One of the first element is And, the second input of the eighth element And is connected to the output of the second pulse generator, and the output of the eighth element And is connected to the single input of the fifth trigger, the output of which is connected to the third input of the fourth element And 2. A disadvantage of the known device is the limited range of multiplication. The purpose of the invention is to expand the range of multiplication. The goal is achieved by introducing a decoder, a NOT element, an additional counter, a trigger, an AND element and an OR input, whose input is connected to the output of an additional counter, the first input of which is connected to the output of the first additional element, and connected to the output of the first element I and the first input of the second additional element I, the second input of which is connected to the zero output of the additional trigger, the single output of which is connected to the second input of the first additional And, the third input of which is connected to the first input of the third additional element AND, through the element NOT to the first input of the fourth additional element AND, the first input of the fifth additional element AND and the output of the decoder, the input of which is connected to the output of the third counter, the second input p In addition, an additional epegeug AND is connected to the output of the fifth element AND, and an output of the fifth additional element AND is connected to the zero input of the fifth trigger, the unit P INPUT of which is connected to the single input of the additional the rigger, the zero output of which is connected to the second input of the second additional element AND, the output KtJTOporo is connected to the second input of the element OR, the third input of which is connected to the second input of the additional counter and the output of the third additional element AND, the second input of which is connected to the output of the second counter, the second inputs elements of the second group and the second input of the fourth additional element AND, the output of which is connected to the fourth input of the element OR, the output of which is the output of the device, the output will complement OR ceiling elements connected to the third input element of the third dopsotnitelnogo I. The drawing shows a functional electrical diagram of the device. The device contains counters 1-4, generators 5 and 6 names, registers 7 and 8, decoder 9, block 10 setting the multiplication factor, triggers 11-16, elements AND 17-29, groups of elements AND 30-30, elements OR 33 and 34 , element NO 35, elements 36 39 of delay, inputs 40 and 41 and output 42 of the device. The proposed device operates in two modes. In the first mode of operation, the multiplication error is determined by the error of converting a period to a code that is equal to the ratio of the input multiplied. frequency to the frequency of filling the period of the input frequency. In this case, in the specified mode, the number of pulses N accumulated in counter 1 during the period of the input frequency is greater than the minimum allowable number of pulses N y, N. ANO which is determined by the specified allowable multiplication error. In the pr (device supplied, the frequency of the pulse filling the period of the input frequency is obviously smaller. In the second mode of operation, the multiplication error does not depend on the error of converting a period to a code and is determined by the ratio of the frequency of the period of the input frequency to the frequency recalculated from counter output 3. large values of the multiplication factor, this ratio is a small value. In this mode of operation, the number of pulses N is less than HT,. The first mode of operation is determined by the absence, and the second the mode is the presence of a signal at the output of the decoder 9. The multiplier operates as follows: The input signals of the frequency to be multiplied are fed to input 40. When the output signal is applied to input 41, an AND 18 element opens and the first pulse of the input multiply sequence passes through the specified element, causes the trigger 11 in the unit state and through the OR element 34 enters the output of the device.The element 21 and the element 21 are opened and the pulse filling pulses from the generator output 5 start to pass to the input of the counter 1 owls The counter 1 is filled until the next pulse of the multiplied sequence arrives, which zeroes the counter 1. As a result of this, during the time interval with two input impulses in the counter 1, an information characterizing the multiplied frequency period code is formed. With the arrival of the next (second after the enabling signal) pulse of the multiplied frequency, the information accumulated in counter 1 is transmitted through elements AND of group 30 to register 7, where it is stored, and counter 1 is reset. The necessary time shift between the moments of information transfer and zeroed counter 1 is carried out at the expense of delay elements 38 and 39. Simultaneously, the signal from the output element,. -, tl ta AND 17. passes through the element AND 19 to the input of the trigger 13, converting it to a single state. As a result, the element 17 is locked with the element 17, and the analogue 24 is opened, and the counter 2 pulses are fed to the input of the counter 3. In the first period of the input frequency, a period code is determined, which is then used to obtain a multiplication pulse sequence frequencies. To obtain information about the multiplied frequency during the first period of the input sequence in the first mode, use cxeXia consisting of AND 20, 21, 23, and 14 in 15 trigger elements. After the enable signal is applied to input 41, the output of the AND 20 element passes the signal generator output 5 pulses. At the same time, a pulse from the output of the pulse generator is fed to the input of the element AND 22. From the output of the element 20, the signal through the delay element 37 passes to the counting input of the trigger 14, putting it into a single state. At the same time, the element AND 23 opens and, at its output, signals from —eix-counter 3 are passed. These signals are then passed through the OR 34 elements to the device output, forming the first signals of a multiplied pulse train. When the next signal from the output of the generator 5 arrives, the triggers 14 and 15 are triggered, and as a result, the elements 20, 22 and 23 are locked, which is necessary for the normal operation of the device. The signals from the output of counter 2 through the element 28 and the element OR 34 are fed to the output 42 of the device, forming a sequence of multiplied frequency pulses, and to the control inputs of elements AND of group 31. As a result, the information about the period code of the multiplied signal stored in register 7, It is transmitted through the Ele, Cops & Groups 31 to Counter 2, forming its initial setting. Thus, depending on the value of the period code at the output of the counter. 2 at a certain multiplication factor, i.e. at a certain pulse frequency at its output, the frequency of the multiplied frequency pulses is set quite fully. Each subsequent multiply frequency pulse performs. periodically resetting old information in register 7 and recording information about the new period. The variable pulse frequency at the input of counter 2, which is variable depending on the magnitude, is obtained by means of a controlled impulse generator which includes a generator of 6 pulses, a counter of 3 pulses, and elements. Both groups 32 and register 8. From the output of the generator 6, the sequence of Vmpups goes to the input of counter 3, where n is recalculated. Moreover, the coefficient () is the recalculation step (It is set to W1FOR1 from the register 8 through the elements AND group 32. In register 8, the information is downloaded from the block 10 to specify the multiplication factor. The larger the multiplication factor, the smaller the recalculation factor (counter 3 works in addition mode) and the greater the frequency at the output of counter 3. The scaling signals from the output of counter 3 are also sent to the control inputs of the AND elements of group 32. As a result, the information in the register 8 is transferred to counter 3 as the initial setpoint, and a new cycle begins When the frequency of the input signals increases, the output of the decoder 9 causes a high voltage level, which determines the second mode of operation of the device. This opens the element 32 and closes the element 31 and feeds a high voltage level to one of the inputs of the elements i 29 and ZO. At the same time, the first signal from the output of element 18 after the moment ij passes through the element I 29 and translates the trigger 15 into the zero state, which results in the irlect of the elegant element AND 2O. Further, the signal from the output of the pulse ator 5 gene passes through element 20 and translates trigger 14 into a single state. At the same time, elements 22 and 23 open and element 23 and then through element 26 to the summing input of counter 4 begin counting pulses from the output of counter 3. These pulses add 6 to counter 4. Pulses to the input of the counter arrive until the next signal arrives the output of the generator and pulses, which passes through the element AND 22 to the input of the trigger 15, translates ei4 into a single state, and further translates the trigger 14 into the zero state, which causes the locking of the elements 22 and 23. Next, the described process ki is repeated with the arrival of each successive pulse of the input frequency multiplied. With the arrival of the first pulse at the input of the counter 4 at the output of the element OR Over, the inputs of which are connected to the discharge outputs of the counter 4, a high level is generated, as a result of which the element 27 is unlocked for the signals from the counter output
2. Указанные сигналы с выхода счет чика 2 проход т на вьосод элемента И 27 и далее на вычтгаюощй вход счетчика 4 и через элемент ИЛИ 34 на выход устройства . При эт прохождение сигналов на выход устройства осуществл етс до момента обнулени счетчика 4. В момент обнулени указанного счетчика на выходе элемента ИЛИ 33 исчезает высокий уровень напр жени и элемент И 27 запираетс . Далее описанный процесс периодически повтор етс . Таким образом, предлагаемое устройство обеспечивает существенное расширение диапазона умножени , так как позв л ет подн ть верхний предел коэффициента умножени без уменьшени точности. Формула изобретени Устройство дл умноженИ5 содержащее блок задани коэффициента умножени , выход которого подключен ко входу первого регистра, разр дные выходь которого подключены к первым входам элементов И первой группы, выходы которых подключены к соответствукшшм входам первого счетчика, вход которого подключен к выходу первого генератора импульсов , а выход подключен ко вторым входам элементов И первой группы, к первым входам первого и второго элементов И, вЪ1ход второго элемента И подключен ко входу второго счетчика, разр дные входы которого подключены к выходам соответствующих элементов И второй группы, первые входы которых подключены к выходу второго счетчика, а вторые входы иэдключены соответственно к разр дным . выходам второго регистра, разр дные входы которс о подключены к соответствующим выходам элементов И третьей группы, первые входы которых подключены к соответствующим разр дным выходам третьего счетчика, первый вход которого подк 1ючен к выходу третьего элемента И, входы которого подключены ко входам четвёртого элемента И и выходам вто- , pqro генератора импульсов и первого триггера соответственно, вход первого триггера подключен к первому входу элемента ИЛИ, через первый элемент задержки - ко вторым входам элементов И третьей группы, через второй элемент задержш - ко второму входу третьего счетчика, входу второго триггера через третий элемент задержки к выходу п того элемента И, первый вход которого перввму входу устройства элемента. И, рой вход п того элемента И подклю м чен ко второму входу устройства и первому входу шестого элемента И, второй вход которого подключен к нулевому выходу третьего триггера, вход которого подключен к выходу седьмого элемента И, первый вход которого подключен к выходу шестого элемента И, а второй вход подключен к выходу второго триггера, единичный выход третьего триггера подключен к третьему входу второго элемента И, выход четвертого элемента И через четвертый элемент задержки подключей ко входу четвертого триггера, выход которого подключен к первому входу восьмого элемента И и второму входу первого эл«у1ента И, второй вход восьмого элемента И подключен к выходу второго генератора импульсов, а выход восьмого элемента И подключен к единичному входу п того триггера, выход которого подключен к третьему входу четвертого элемента И, отличающ е е с тем, что, с целью расширени диапазона умножени , в него введены деши4ЧРатор, элемент НЕ, дополнительные счетчик, триггер, элементы И и элемент ИЛИ, вход которого подключен к выходу дополнительного счетчика, первый вход которого подключен к выходу первого дополнительного элемента И, первый вход которого подключен к выходу первого элемента И и первому входу второго дополнительного элемента И, второй вход которого подключен к нулевому выходу дополнительного триггера, единичный выход которого подключен ко второму входу первого дополнительного элемента И, третий вход которого подключен к первому входу третьего дополнительного элемента И, через элемент НЕ - к первому входу четвертого дополнительного элемента И, первому входу п того дополнительного элемента И и выходу дешифратора , вход которого подключен к выходу третьего счетчика, второй вход п того дополнительного элемента И подключен к выходу п того элемента И, а выход п того дополнительного элемента И подключен к нулевому входу п того триггера, единичный вход которого подключен к еди ничному входу дополнительного триггера, нулевой выход которого подключен ко второму входу второго дополнительного элемента И, выход которого подключен ко второму входу элемента ИЛИ, третий вход которого подключен ко второму входу дополнительного счетчика и выходу третьего дополнительного элемента И, второй вход которого подключен к выходу второго счетчика, вторым .входам элементов И второй группы и второму входу четвертого дополнительного элемента И, выход которого подключен к четвертому входу элемента ИЛИ, выход которого вл етс выходом устройства, выход дополТЕШтельного элемента ИЛИ подключен к третьему входу третьего дополнительного элемента И.2. These signals from the output of counter 2 pass to the output of the element 27 and further to the deactivating input of the counter 4 and through the element OR 34 to the output of the device. With this, signals are passed to the output of the device until the counter is zeroed out. At the moment of the indicated counter zeroing, the output level of element OR 33 disappears and the high voltage level disappears. The following process is repeated periodically. Thus, the proposed device provides a significant expansion of the multiplication range, since it allows you to raise the upper limit of the multiplication factor without reducing accuracy. The invention The device for multiplying 5 contains a block for setting the multiplication factor, the output of which is connected to the input of the first register, the bit outputs of which are connected to the first inputs of elements AND of the first group, the outputs of which are connected to the corresponding inputs of the first counter, the input of which is connected to the output of the first pulse generator, and the output is connected to the second inputs of the AND elements of the first group, to the first inputs of the first and second elements AND, the input of the second element AND is connected to the input of the second counter, the bit the inputs of which are connected to the outputs of the corresponding elements AND of the second group, the first inputs of which are connected to the output of the second counter, and the second inputs and respectively are connected to the discharge ones. the outputs of the second register, the bit inputs which are connected to the corresponding outputs of elements AND of the third group, the first inputs of which are connected to the corresponding discharge outputs of the third counter, the first input of which is connected to the output of the third element AND, whose inputs are connected to the inputs of the fourth element And the outputs of the second, pqro pulse generator and the first trigger, respectively, the input of the first trigger is connected to the first input of the OR element, through the first delay element to the second inputs of the AND elements of the third group, es zaderzhsh second element - to a second input of the third counter input of the second flip-flop via the third delay element to the output of the fifth AND gate having a first input element pervvmu entry device. And, swarm the input of the fifth element AND is connected to the second input of the device and the first input of the sixth element I, the second input of which is connected to the zero output of the third trigger, whose input is connected to the output of the seventh element And, the first input of which is connected to the output of the sixth element And , and the second input is connected to the output of the second trigger, the unit output of the third trigger is connected to the third input of the second element, And the output of the fourth element, And through the fourth delay element, connect to the input of the fourth trigger, whose output is under It is connected to the first input of the eighth And element and the second input of the first electric I, And the second input of the eighth And element is connected to the output of the second pulse generator, and the output of the eighth And element is connected to the single input of the fifth trigger whose output is connected to the third input of the fourth And element It differs from the fact that, in order to expand the range of multiplication, a 4 × RHRator, NOT element, additional counter, trigger, AND elements and OR element, whose input is connected to the output of an additional counter, whose first input is entered into it connected to the output of the first additional element And, the first input of which is connected to the output of the first element And and the first input of the second additional element And, the second input of which is connected to the zero output of the additional trigger, the single output of which is connected to the second input of the first additional element And, the third input connected to the first input of the third additional element AND, through the element NOT to the first input of the fourth additional element AND, the first input of the fifth additional element AND and the output of the decoder, the input of which is connected to the output of the third counter, the second input of the fifth additional element AND is connected to the output of the fifth element I, and the output of the fifth additional element AND is connected to the zero input of the fifth trigger, the single input of which is connected to the single input Additional trigger, the zero output of which is connected to the second input of the second additional element AND, the output of which is connected to the second input of the OR element, the third input of which is connected to the second input of the additional counter a and the output of the third additional element AND, the second input of which is connected to the output of the second counter, the second inputs of the AND elements of the second group and the second input of the fourth additional AND element whose output is connected to the fourth input of the OR element whose output is the output of the device element OR connected to the third input of the third additional element I.
Источники информашш, прин тые во внимание при экспертизеSources of information taken into account in the examination
, 1. Авторское сввдете ьство СССР NS 2473Б9, кл. Q 06 F /44, 1969. 2. Авторское свидет льство СССР № 446879, Kit. Q. 06 F 7/44, 1974 (прототип)., 1. Copyright sSSVdete USSR USSR NS 2473B9, cl. Q 06 F / 44, 1969. 2. Copyright certificate USSR No. 446879, Kit. Q. 06 F 7/44, 1974 (prototype).
J /4 J / 4
m-i gH ttmi gH tt
°У-РП° U-RP
Т . i g СмЗпT. i g SmZp
Т T