(54) ЦИФРОВОЙ ФАЗОВЫЙ ПРЕОБРАЗОВАТЕЛЬ . 1 Изобретение относитс к измеритепьной технике и может быть использовано в информа.ционно-измерительньгх системах , системах контрол и управлени дл преобразовани фазовых сдвигов в цифровой коц. Известен цифровой фазовый преобразователь с врем -импульсным преобразованием , основанный на измерении временного интервала между переходами через нулевое значение исследуемых напр жений , который содержит входные компараторы , триггеры, веигили, интегрирующий усилитель, греобразователь нагр жени -частота , ключ и счетчик Щ. Недостатком этого преобразовател в л етс то, что врем затрачиваемое на измерение фазового сдвига, больше периода исследуемых напр жений. Цель изобретени - повышение быстipo действи . . Поставленна цель достигаетс тем, что в цифровой фазовый преобразователь, содержащий первый и второй компараторы ВЫХОДЫ которых соединены с входами пер-, вогр Триггера, а выход первого компаратора присоединен к входу второго три гера , вьпсод первого триггера соединен с управл ющим входом первого вентил , первый выход второго триггера через второй вентиль и первую дифференшфующую це.почКУ соединен со входами; фиксации и сброta , а второй выход - со входом заттуска первого интегрирующего усилител , вььход которого через первый ключ соединен со входом 11реобразовател напр жени в частоту, выход которого через первый вентиль присоединен ко входу счетчика, введены третий вентиль, второй интегрирующий уо литель, втора дифференцирующа Цепочка и второй ключ, тричем первый вы ход второго триггера соединен со входом запуска, а второй вьтход через тоет й Ьентиль и в(горую дифференшфующую цепочку - со входами фиксации и сброса второго интегрирующего усилител , выход которого через второй ключ соединен совходом преобразовател напр ж вд в частоту, вторые вхопы второго и третьего вентилей присоединены к выходу первого триггера, а выходы их соответственно к ущ)авл юио1м входам первого н второго управл ющих ключей. На фиг, 1 приведена структурна схема предлагаемого фазового лреобразовател на фиг, 2 показаны временные диаграммы работы этого устройства, Цифровой фазовый преобразователь со держит первый и второй компараторы 1 и 2, первый и второй триггеры 3 и 4, первый, второй и третий вентили 5, 6 и 7,первый и второй управл ющие ключи 8,9, счетчик 10, первый и второй инте рирующие, усилители 11 и 12, первую и вторую дифференшфующие .цепочки 13 и 14 и преобразователь нагф /кенне-частота 15о Работа преобразовател происходит следующим образом.,..,,... Напр жени и. (фиг, 2а) иУ- СФиГ 2 фазовый сдвиг между кЬторыми измер ет с , подаютс на входы компараторов 1 и 2, на выходах последних формируютс пр моугольные импульсы, частота F следоваии которых равна частоте колебани напр жений (фш% 2в и 2 г). Импульсы с выхода компаратора 1 по тупают на счетный вход триггера 4, который перекидываетс в начале каждого периода напр жени U так, что в течении первого периода Т j| имеем потенциа Е на его единичном выходе (фиг. 2д..), в течении второго периоДа Т г, тот же готешшал на его нулевом выходе (фиг„2 и т.д. В соответствии с этим тот или иной период вл етс рабочим дл интегрирующих усилителей 11 и 12, в первом периоде запускаетс интегрирующий усилитель 12 (фиг, 2и), вход запуска которого св зан с единичным вьтходом триг гера 10, во втором периоде включаетс в работу интегрирующий усилитель 11, (фиг, 2м) вход запуска которого св зан с нулевым выходом указанного триггера и т,д,.. На выходе триггера 3, формируютс импульсы с длительностью t; (фиг. 2ж )j равной временному интервалу между пере ходами через нулевое значение напр жений Уд и и . Эти импульсы дифференшфуютс в начале каждого нерабочего . периода интегрирующих усилителей 11 и 12 дл формировани сигналов управле ни - фиксации (запоминани ) напр же7 2 ни на ит-егрирующей емкости и сброса интегратора в нуль (путем разр да интегрирующей емкости). Чтобы определитьн абочий период (т,е, период квантовани временного интервалах , еле дующий непосредственно за периодом интегрировани ), первые входы вентилей б и 7, управл ющих работой интегрирующих усилителей 11 и 12, подключены к выходу триггера 3, а вторые входы - к единичйому и нулевому выходам триггера 4, которые, кроме того соединены со входами запуска интегрируюцщх усилителей 11 и 12 соответственно. Вентиль 6, управл ющий работой интегрирующего усилител 11, пропускает импульсы с выхода триггера 3 только в нечетных периодах (2п-1)Т, где п 1,2,3 .,,, а вентиль 7 - только в четных периодах 2пЛ, В первом периоде Т выходное напр жение интегрирующего усилител 12, дл которого этот период вл етс рабочим (фиг, 2и } измен етс в функции от времени J - {(О до тех пор, пока триггер 4 не перекинетс . В этот момент времени начинаетс первый четный период (Т) и вентиль 7 оказываетс открытым дл импульсов с выхода триггера 3, Первый из них поступает, во-первых, на управл ющий вход ключа 9, устанавлива его в такое положение, при котором выход интегрирующего усилител 12 подключаетс ко входу преобразовател 15 напр жени в частоту, и, во-вторых, на вход дифференшфующей цепочки 14, котора формирует из него два сигнала; сигнал фиксации напр жени на интегрирующей емкости, соответствующий переднему фронту импульса с длительностью Т и сигнал разр да интегрирующей емкости (сигнал сброса интегратора в нуль) соответствующий заднему фронту указанного импульса (фиг. 2з). Первый сигнал фиксирует напр жение U на выходе интегрирующего усилител 13 на врем , равное t -. . Преобразователь 15 преобразует это напр жение вчастоту импульсов, его схема выбираетс таким образом, чтобы обеспечивалась обратнопропорциональна зависимость между указанными параметрами:J V лЛ р 1 . 1 к jl -i-г п г и v. т Импульсы с вьтхода преобразовател 5 с частотойiи проход т на вход счетика 10 (фиг. 2к) через открытый в течении временного нтервапа t вентиль 5, так, что где Н - число импульсов, поцсчитанное , счетчиком 10 за врем -с и пропорциональное измер емому сдвигу фаз между напр жени ми V), ии. Второй сигнал разр жает интегрируюШую емкость в интегрирующем усилителе 12 и с некоторой задержкой, определ емой услови ми отсчета показаний, сбрасывает счетчик 10, Во втором периоде Т, который вл етс рабочим дл интегрирующего усилител 11 (фиг, 2 м), запускаетс усилитель 11 передЕШМ фронтом импульса с нулевого выхода триггера 4 и работает до тех пор, пока триггер не перекинетс . В этот момент времени начинаетс второй нечетный период Т,и вентиль 6 оказываетс открытым дл импульсов с выхода триггера 3. Первый из них посту пает, во-первых, на управл ющий вход ключа 8, устанавлива его в такое положение , при котором выход интегрирующего усилител 11 подключаетс ко входу преобразовател 15 напр жени в частоту , и во-вторых, на вход дифференцирующей цепочки 13, котора формирует из него два сигнала (аналогично предыдущему случаю): сигнал фиксации напр жени на интегрирующей емкости, соответствующий переднему фронту импульса с длительностью Т и, сигнал разр да ииге рирующей емкости (сигнал сброса интегратора в нуль), соответствующий заднем фронту указанного импульса (фиг. 2 л). Первый сигнал фиксирует напр жение на выходе интегрирующего усилите 12 на врем , равное t . Преобразователь 15 преобразует это напр жение в частоту-fj , импульсов которые проход т .на ВХОД счетчика 10 через открытый в тече НИИ временного интервала t вентиль 6, при этом определ етс число импульсов. Второй сигнал разр жает интегрирующую емкость в интегрирующем усилителе 1 и с некоторой задержкой, определ емой услови ми отсчета показаний, сбрасывает счетчик 10. Далее работа в периодах Т и Т прои ходит аналогично Тл и Тл . Таким образом, когда в первом канале запускаетс первый интегрирующий усилитель, во втором канале в это врем фиксируетс напр жение на ннтегрирующей емкости второго интегрирующего усилител и нашнаетс кодирование временного интервала. Так как в каждом периоде происходит процесс преобразовани временного интервала, пропорционального фазовому сдвигу, в цифровой коц, общее врем измерени посто нно и не превьпиает одного периода исследуемых напр 5кешй . формула изобретени Цифровой фазовый преобразователь, содержащий первый и второй компараторы выходы которых соединены с входами первого триггера, а выход пфвого компаратора гфисоединен к входу второго триггера , выход первого триггера соединен с управл юайм входом первого вентил , . первый выход второго триггера через второй вентиль и первую ш фференщфующую цепочку соединен со входами фиксации и сброса, а второй выход - со входом запуска первого интегрирующего усилител , выход которого через первый ключ соедггнен со входом хфеобразовател напр жени в частоту, выход которого через первый вентиль присоединен ко входу счетчика, отличающи йс тем. что, с целью повышени быстродействи , он снабжен третьим вентилем вторым интегрирующим усилителем, второй дифференшфующей цепочкой и вторым , причем первый выход второго триггера соединен со входом запуска, второй выход через третий вентиль и вторую дифференцирующую цепочку - со входами фиксации и сброса второго интегрирующего усилител , выход которого через второй ключ соединен со входом преобразовател напр жени в частоту, вторые входы второго и третьего вентилей присоединены к выходу первого триггера, а выходы их соответствегшо к управл ющим входам первого и второго управл ющих ключей. Источники информации, прин тые во внимание при экспертизе 1. Смирнов П. Т, Цифровые фазометры . Л., Энерги :, 1974.(54) DIGITAL PHASE CONVERTER. 1 The invention relates to a measuring technique and can be used in information-measuring systems, monitoring and control systems for converting phase shifts into a digital frame. A digital phase converter with time-pulse conversion is known, based on measuring the time interval between transitions through a zero value of the investigated voltages, which contains input comparators, triggers, wave, integrating amplifier, heating heater -frequency, key and counter Sh. The disadvantage of this converter The fact is that the time taken to measure the phase shift is longer than the period of the tested voltages. The purpose of the invention is to increase the speed of action. . The goal is achieved by the fact that a digital phase converter containing the first and second comparators OUTPUTS of which are connected to the inputs of the first and second Trigger, and the output of the first comparator is connected to the input of the second three hera, the first trigger of the first valve, the first the output of the second trigger through the second valve and the first differential circuit. The leg is connected to the inputs; fixing and reset, and the second output is connected to the input of the first integrating amplifier, whose output through the first switch is connected to the input 11 of the voltage converter to the frequency, the output of which through the first valve is connected to the input of the counter, the third valve, the second integrator, the second differentiating The chain and the second key, the first output of the second trigger is connected to the start input, and the second output through the input and into the (burning differential chain - with the latching and reset inputs of the second integrator). of the amplifier, the output of which is connected through the second switch sovhodom transducer voltage vd w in frequency, second vhopy second and third gates are connected to the output of the first flip-flop, and outputs them respectively to the gorge) Aulus yuio1m inputs of the first n second control keys. Fig. 1 shows the block diagram of the proposed phase converter as shown in Fig. 2, shows timing diagrams of operation of this device. The digital phase converter contains the first and second comparators 1 and 2, the first and second triggers 3 and 4, the first, second and third valves 5, 6 and 7, the first and second control keys 8.9, the counter 10, the first and second integrators, the amplifiers 11 and 12, the first and second differential chains 13 and 14, and the naf / kenne frequency 15o converter. The converter operates as follows ., .. ,, ... Strains and. (FIG. 2a) IF-SF-2; the phase shift between the kbths measures c, is fed to the inputs of comparators 1 and 2, and rectangular pulses are formed at the outputs of the latter, the frequency F of which is equal to the frequency of the voltage oscillations (fs% 2c and 2g) . The pulses from the output of comparator 1 are blunt to the counting input of trigger 4, which is thrown at the beginning of each period of voltage U so that during the first period T j | we have the potential E at its single output (fig. 2e ..), during the second period, T g, the same goteschal at its zero output (fig 2, etc. In accordance with this one or another period is working for integrating amplifiers 11 and 12, in the first period, the integrating amplifier 12 is started (fig, 2i), the start input of which is connected to the single input of trigger 10; in the second period, the integrating amplifier 11, (fig, 2m) starts its input occupied with zero output of the specified trigger, and t, d, .. At the output of trigger 3, pulses are generated with with a duration t; (Fig. 2g) j equal to the time interval between transitions through a zero value of the voltages Ud and I. These pulses are differentiated at the beginning of each idle period of the integrating amplifiers 11 and 12 to form control signals — latching (memorizing) voltage7 2 neither on the IT capacitance capacitor and reset the integrator to zero (by discharging the integrating capacitance). To determine the working period (t, e, the quantization period of time intervals, immediately after the integration period), the first inputs of gates b and 7, controlling the operation of the integrating amplifiers 11 and 12, are connected to the output of the trigger 3, and the second inputs to the single and zero outputs of the trigger 4, which are also connected to the start inputs of the integrated amplifiers 11 and 12, respectively. Valve 6, which controls the operation of the integrating amplifier 11, transmits pulses from the output of trigger 3 only in odd periods (2p-1) T, where n 1,2,3 ,,, and valve 7 - only in even periods 2n, In the first period T, the output voltage of the integrating amplifier 12, for which this period is operational (FIG. 2i} varies as a function of time J - {(O until trigger 4 switches over. At this time, the first even period begins (T) and the valve 7 is open to the pulses from the output of the trigger 3, the first of them goes, first, to the control key input 9, sets it in such a position that the output of the integrating amplifier 12 is connected to the input of the voltage-frequency converter 15, and, secondly, to the input of the differentiating chain 14, which generates two signals from it; on the integrating capacitance corresponding to the leading edge of a pulse with duration T and the discharge signal of the integrating capacitance (integrator reset signal to zero) corresponding to the trailing edge of the specified pulse (Fig. 2h). The first signal captures the voltage U at the output of the integrating amplifier 13 for a time equal to t -. . Transducer 15 converts this voltage into a pulse frequency, its circuit is chosen in such a way that the relationship between the specified parameters is inversely proportional: J V lL p 1. 1 to jl -i-rnr and v. t Pulses from the converter output 5 with frequency pass to the input of counter 10 (Fig. 2k) through valve 5 that is open during the time interval t, so that where H is the number of pulses counted by counter 10 in time -c and proportional to the measured phase shift between voltages V), ii. The second signal discharges the integrating capacitance in the integrating amplifier 12 and with some delay determined by the readout conditions of the readings, resets the counter 10. In the second period T, which is operational for the integrating amplifier 11 (FIG. 2 m), the transmit 11 is activated. the pulse front from the zero output of the trigger 4 and works until the trigger is transferred. At this point in time, the second odd period T begins, and the valve 6 is open for the pulses from the output of the trigger 3. The first of these sends, first, to the control input of the switch 8, setting it to the position where the output of the integrating amplifier 11 is connected to the input of the voltage-to-frequency converter 15, and secondly, to the input of the differentiating chain 13, which generates two signals from it (similar to the previous case): a voltage-clamping signal on the integrating capacitance corresponding to the leading front of them pulse with duration T i, the signal of the discharge of the triggering capacitance (integrator reset signal to zero), corresponding to the trailing edge of the specified pulse (Fig. 2 l). The first signal captures the voltage at the output of the integrating amplifier 12 for a time equal to t. Converter 15 converts this voltage to frequency-fj, the pulses that pass. To the INPUT of the counter 10, through valve 6, which is open during the time of the scientific research institute of the time interval t, the number of pulses is determined. The second signal discharges the integrating capacitance in the integrating amplifier 1 and with some delay determined by the reference conditions of the readings, resets the counter 10. Next, the work in periods T and T proceeds similarly to T and T. Thus, when the first integrating amplifier is started up in the first channel, the voltage at the integration capacitance of the second integrating amplifier is fixed in the second channel and the time interval coding is found. Since in each period there is a process of converting a time interval proportional to the phase shift into a digital core, the total measurement time is constant and does not exceed one period of the studied circuits. The invention includes a digital phase converter containing first and second comparators whose outputs are connected to the inputs of the first trigger, and the output of the comparator is connected to the input of the second trigger, the output of the first trigger is connected to the control input of the first valve,. The first output of the second trigger through the second valve and the first pin of the supply chain is connected to the latching and reset inputs, and the second output is connected to the start input of the first integrating amplifier, the output of which is connected to the voltage input to the frequency through the first switch to the input of the counter, distinguished by those. that, in order to increase speed, it is equipped with a third valve, a second integrating amplifier, a second differential circuit and a second one, the first output of the second trigger is connected to the start input, the second output through the third valve and the second differentiating chain, with fixing and resetting inputs of the second integrator, the output of which is connected via a second switch to the input of a voltage to frequency converter, the second inputs of the second and third valves are connected to the output of the first trigger, and the outputs of their respective Sho to the control inputs of the first and second control keys. Sources of information taken into account during the examination 1. Smirnov P. T., Digital phase meters. L., Energie: 1974.