Изобретение относитс к вычисли тельной технике и может быть испол зовано дл аппаратурной реализации аналитических функций в специализированных и универссшьных быстродействующих цифровых числительных устройствах. Известен цифровой генератор функций, содержащий последовательно соединенные регистр младших разр дов аргумента, множительный блок, многоразр дный комбинационный сумматор и регистр результата, взаимосв занное с многоразр дным комбинационным сумматором посто нного запоминающего устройства (ПЗУ) значений в узловых точках и ПЗУ значений .первой производной в узловых точках входы которых подключены к выходам гистра старших разр дов аргумента 1 Недостаток устройства - необходимость использовани ПЗУ большой емкости, что св зано со значительны ми техническими трудност ми их изготовлени . Наиболее близким техническим решением к изобретению вл етс цифро вой генератор функций, содержащий регистр старших и регистр младших разр дов аргумента, ПЗУ значений Функции, ПЗУ значений первой производной функции, блок умножени , сумматор , регистр результата, причем выходы регистра старших разр дов аргумента подключены ко входам ПЗУ значений функции и первой производной функции, выходы регистра младших разр дов аргумента подключены к первой группе входов блока умножени , выходы которого подключены к первой группе входов сумматора, выходы сумматора подключены ко входам регистра результата 2 . Недостатком генератора вл етс его сложность. Цель изобретени - упрощение устройства. Цель из.обретени достигаетс тем, что генератор содержит ПЗУ значений второй производной функции, буферный регистр, два коммутатора и блок управлени коммутаторами, входы ПЗУ значений второй производной функции подключены к выходам регистра старших разр дов аргумента, выходу ПЗУ значений второй производной функции подключены к первой, а выходы буферного регистра - ко второй группе входов первого коммутатора, выходы КОТОРОГО подключены ко второй группе вкодов блока умножени , выходы ПЗУ значений функции и ПЗУ значений первой производной функции подключены соответственно к первой и второй группе входов второго коммутатора, выходы которого подключены ко второй группе входов сумматора, выходы которого подключены ко входам буферного регистра, управл ющие входы коммутаторов подключены к выходам блока управлени коммутаторами. Вычисление значений функции в предлагаемом цифровом генераторе производитс на основе следующих соотношений . Дл аргумента х обозначим чер)ез х число, образованное старшими разр дами аргумента, где К - некоторый параметр,причем 2« K ni-1; m - длина дЬоичного кода числа х. Число Хр пре ставл ет собой узловые точки. Чисэто образованное (т-К) младшими, разр дам аргумента х, обозначим через дх, так что X XQ + АХ. . Тогда дл любой аналитической в рассматриваемой области изменени аргумента х функции f(x) имеет место разложение fW-() ( где R - остаточный член Тэйлора. Выбрав такое значение параметра дл данной функции f(x), что соответствующий ему остаточный член R в (1) не превосходит половины величин младшего разр да значени функции дл используемого формата чисел в устройстве, по формуле W-|(K,).f4x. i..,C (2) можем вычисл ть значени требуемой функции со всеми верными используемыми разр дами мантиссы результата. На чертеже представлена блок-схе устройства. Устройство СОСТОИТ из регистра 1 старших разр дов аргумента, соедине ного со входами ПЗУ 2 значений функции, ПЗУ 3 значений первой производной функции и ПЗУ 4 значений второй производной функции, причем выходы ПЗУ 4 значений второй производной через коммутатор 5 подключен ко входам блокаб умножени ,друга группа входов которого подсоединена к регистру. младших разр дов аргум та.Кроме того,в состав устройства в дит сумматор 8,одна группа входов которого подключена к выходам б умножени , а друга группа входов св зана через коммутатор 9 с выходами ПЗУ 2 значений функции и с выходами ПЗУ 3 значений первой производной . Выходы многоразр дного комбинационного сумматора 8 соединенвл входами буферного регистра 10 и со ходами регистра 11 результата, выоды буферного регистра 10 св заны ерез коммутатор 5 с блоком б умноени . Коммутаторы состо т, например , из двух групп элементов И и группы элементов ИЛИ и управл ютс от устройства управлени коммутаторами 12, подключающего поочередно к выходам управл емых коммутаторов ту или иную группу входов. Цифровой генератор функций работает следующим образом. В первом такте работы устройства хран щеес на регистре 1 старших разр дов аргумента значение Хд узловой точки поступает на входы ПЗУ 2, 3 и 4, вызыва по вление на выходах этих ПЗУ соответственно значений функции и ее первой производной f (хо) и половины второй производв узловой точке х i4xo через коммуранное значение татор 5 поступает на вход блока 6 умножени , на другой вход которого поступает с регистра 7 младших разр дов аргумента приращение лх, в результате чего на выходеблока умножени образуетс значение , которое поступает сумматор 8, где происходит сложение его с поступающим с выхода ПЗУ 3 через коммутатор 9 значением первой производной f(XQ), Полученное число f(Xo) + - д% запоминаетс на буферном регистре 10, Во втором такте работы устройства через коммутатор 5, который в этом такте подключает ко входу блока б умножени буферный регистр 10, на блок умножени передаетс значение ± (i(,o)4 5- лЧ, которое перемножаетс с поступающим на другой вход блока б умножени с регистра 7 младших разр дов аргумента значением приращени их, образу число е ( .этo число пере-о 2J даетс на многоразр дный комбинационный сумматор 8, где складываетс с поступающим в этом такте через коммутатор 9 с выхода ПЗУ 2 значений функции числом f(xo). В результате , согласно формуле (.2), образуетс искомое значение функции f(x), которое передаетс на регистр результата 11 и запоминаетс на нем. Расчеты показывают, что дл реализации с помощью предложенного устройства функции синуса и косинуса требуетс суммарна емкость ПЗУ величиной в (т+2)-разр дных слов, где Ч- 1---Д2 Г а дл реализадии функции тангенса требуетс The invention relates to computing technology and can be used for instrumental realization of analytical functions in specialized and universal high-speed digital numerals. A digital function generator is known that contains the lower-order argument register, the multiplier block, the multi-bit combination adder and the result register interconnected with the multi-digit combination accumulator of the permanent storage device (ROM) of the values at the nodal points and the ROM of the first derivative values nodal points whose inputs are connected to the outputs of the high-order gaps of the argument 1 The disadvantage of the device is the need to use high-capacity ROMs, which is associated with significant technical difficulties of their manufacture. The closest technical solution to the invention is a digital function generator containing the register of the highest and the register of the least significant bits of the argument, the ROM of the values of the Functions, the ROM of the values of the first derivative of the function, the multiplication unit, the adder, the result register, the outputs of the register of the most significant bits of the argument are connected to the inputs of the ROM of the function values and the first derivative of the function; the outputs of the register of the lower bits of the argument are connected to the first group of inputs of the multiplication unit, the outputs of which are connected to the first group of inputs sum ora, the adder outputs are connected to inputs of result register 2. The disadvantage of the generator is its complexity. The purpose of the invention is to simplify the device. The purpose of the invention is achieved by the fact that the generator contains a ROM of values of the second derivative of the function, a buffer register, two switches and a switch control unit, the inputs of the ROM of the values of the second derivative of the function are connected to the outputs of the register of the higher bits of the argument, connected to the first and the outputs of the buffer register to the second group of inputs of the first switch, the outputs of which are connected to the second group of multiplication unit codes, the outputs of the ROM of the function values and the ROM of the values of the first output discharge function are connected respectively to the first and second group of inputs of the second switch, the outputs of which are connected to the second group of inputs of the adder, the outputs of which are connected to the inputs of the buffer register control inputs of the switches are connected to the outputs of the control unit switches. The calculation of the function values in the proposed digital generator is made on the basis of the following relationships. For the argument x, we denote the cher) Ex x number formed by the higher bits of the argument, where K is a certain parameter, with 2 «K ni − 1; m is the length of the binary code of x. The number Xp is a nodal point. Chisto educated (t-K) younger, we will solve the argument x, denoted by dx, so that X XQ + AH. . Then for any function f (x) analytic in the considered variation of the argument x, the decomposition fW- () takes place (where R is the Taylor residual term. Having chosen such a parameter value for this function f (x), the corresponding residual term R in ( 1) does not exceed half of the lowest-order bit values of the function for the used format of numbers in the device, using the formula W- | (K,). F4x. I .., C (2), we can calculate the values of the required function with all the correct bits used result mantissa. The drawing shows the block diagram of the device. the trio consists of a register 1 of the high-order bits of the argument connected to the ROM inputs 2 function values, ROM 3 values of the first derivative of the function and ROM 4 values of the second derivative of the function, and the outputs of the ROM 4 values of the second derivative through switch 5 are connected to the inputs of the multiplication block, the other the input group of which is connected to the register of the lower order bits of the argum.Also, the device contains a adder 8, one group of inputs of which is connected to the multiplication outputs b, and the other group of inputs is connected via switch 9 to the output ROM 2 functions s values and outputs the ROM 3, the first derivative values. The outputs of the multi-bit combinational adder 8 are connected by the inputs of the buffer register 10 and with the outputs of the result register 11, the outputs of the buffer register 10 are connected via the switch 5 to the smart block b. The switches consist, for example, of two groups of AND elements and a group of OR elements and are controlled from the control device of the switches 12, which connects one or another group of inputs alternately to the outputs of the controlled switches. Digital function generator works as follows. In the first cycle of operation of the device, the nodal point value Hd is stored on the register 1 of the higher bits of the argument to the inputs of ROM 2, 3 and 4, causing the output of these ROMs to the function f and x half and the second the nodal point x i4xo through the commutation value tator 5 is fed to the input of multiplication unit 6, to the other input of which an increment of Lx is received from register 7 lower-order bits of the argument, as a result of which the output of multiplication produces the value 8, where it is added to the value of the first derivative f (XQ) received from the output of ROM 3 through switch 9, the resulting number f (Xo) + -% is stored in buffer register 10. In the second cycle of the device through switch 5, which is in this cycle connects to the input of multiplier b a buffer register 10, the value of ± (i (, o) 4 5-LCH is transmitted to the multiplication unit, which is multiplied with the increment value of the lower half of the argument block 6 to enter the number e (.this number re-oj is given for many times projectile loader combinational adder 8, which is folded from coming into this bar via the switch 9, the output values of the ROM 2 the number f (xo). As a result, according to the formula (.2), the desired value of the function f (x) is formed, which is transmitted to and stored in result register 11. Calculations show that to implement using the proposed device the sine and cosine functions, the total capacity of the ROM is required in (t + 2) -discharge words, where H - 1 is D2 G and
суммарна емкость 3- 2(m+2) - разр дных слов, где К 1 . И-Г.total capacity of 3–2 (m + 2) - bit words, where K 1. YG
2 L 2 L
Сравнива предложенное устройство с известным, например, при числе разр дов m 16 получаем, что дл реализации функции синуса суммарна емкость ПЗУ составл ет 51217-раэр дных слов дл известного и лишь 3218 разр дных слов дл предложенного устройства. Дл числа разр дов получаем соответственно объем ПЗУ в 200 Кбит и 13 Кбит, В обоих случа это означает выигрыш в суммарной емкости ПЗУ в 15 раз.By comparing the proposed device with the known, for example, with the number of bits m 16, we obtain that for the implementation of the sine function the total capacity of the ROM is 5,117 raD words for the known and only 3218 bit words for the proposed device. For the number of bits, we obtain, respectively, the volume of ROM in 200 Kbit and 13 Kbit. In both cases, this means a gain in the total capacity of ROM in 15 times.
Дл воспроизведени функции тангенса, при m 24 , имеем емкость ПЗУ соответственно 800 Кбит дл известного и 52 Кбит дл предложенного устройства и кратность выигрыша в суммарной емкости ПЗУ также около 15.For reproducing the tangent function, at m 24, we have a ROM capacity of 800 Kbps, respectively, for the known and 52 Kbps for the proposed device, and the gain in the total capacity of the ROM is also about 15.