Claims (2)
Изобретение относит к устройствам информационно-измерительной техники и автоматики и может быть использовано при решении различных зацач автоматического управлени . Известно аналоговое запоминающее устройство, содержащее операционный усилитель, накапительный элемент - конценсатор , ключи на МОП-транзисторах, в которое с целью повышени помехоустойчивости ввепены третий ключ, опорный элемент и формирователь l} . Опнако значительнь1 тсж разр да запоминающего конденсатора не обеспечивает олительного хранени информации с большой точностью. Кроме того эта схема имеет малое быстродействие. Наиболее близким техническим решеЯ1ЮМ к изобретению вл етс чейка. ана логовой пам ти, содержаща накопительный элемент, например конденсатор, опер ционный усилитель, неинвертирующий вхоа которого соединен через первый ключ с входом чейки и через элемент след щей обратной св зи с выходом чейки, а инвертирующий вход соединен через перы,1й элемент отрицательной обратной св зи с выходом чейки и через второй элемент отрицательной обратной св зи с М.1ХОДОМ операционного усилител , подсоединенным через второй ключ к входу выходного повторител напр жени и к одной из обкладок конденсатора, втора обкладка которого соединена с общей шиной , управл ющие электроды первого и второго ключей соединены с первой управл ющей шиной 2 . Низка точность схемы вызвана значительной разностью потенциалов, приложенных к второму ключу во врем хранени информации. Этв разность обусловлена тем, что напр жение, хранимое на конденсаторе, равно сумме запоминаемого напр жени и напр жени смещени транзистора выгодного повторител , завис щего от его параметров и выбранного режима. Напр жение смещени транзистора выходного повторител измен етс в широких пределах в зависимости от примеиешюго типа и технологического разбр са. Эта величина, котора может достигать нескольких вольт, и опрецел ет разность потенциалов, приложенных к второму ключу и обуславливает значительную величину тока утечки через этот клю Целью изобретени вл етс увеличение точности запоминани и времени хранени информации чейки. Достигаетс это тем, что в чейку аналоговой пам ти, содержащую накопи . тельный элемент например .конденсатор, операционный усилитель, неипвертируюший вход которого соединен через первый ключ с входом чейки и через элемент след щей обратной св зи - с выходо чейки, а инвертирующий вход соединен через элементы отрицательной обратной св зи с выходом чейки и выходом опера ционного усилител , подключенного через второй ключ к входу выходного повторител напр жени и к одной из обклааок конденсатора, втора обкладка которого подключена к общей шине, введены третий ключ, управл ющий вход которого под ключен к второму управл ющему входу, выход подключен к не инвертирующем у вхо ду операционного усилител , и регул тор напр жени , выход которого подключен к вхопу третьего ключа. На чертеже представлена принципиальна электрическа схема чейки аналогов пам ти. Ячейка аналоговой пам ти содержит пер№1й ключ 1, второй ключ 2, третий ключ 3, первый 4 и второй 5 резисторы отрицательной j обратной св зи, операционный усилитель 6, конденсатор 7, вы ходной повторитель 8, резистор след щей обратной св зи 9, регул тор напр жени Ячейка пам ти работает следующим об разом. В режиме выборки информации клю чи 1 и 2 замкнуты, а третий ключ 3 разомкнут . Благодар действию 10О% отри цательной обратной св зи, на выходе че ки пам ти устанавливаетс напр жение, рвй1ое входному. В режиме хранени информации ключи 1 и 2 размыкаютс , а ключ 3 замыкаетс . В результате операционный усилитель 6 начинает работать в режиме повтори.тел напр жени , на не вертирующий вход которого подаетс сум напр жений: первое - равное выходному 7 34 напр жоиию чейки, а второе, подбираемое с помощью регул тора напр жени 10 равное напр жешчо смещени транзистора выходного повторител напр жени 8. Таким образом, на выходе операционного усилител 6 устанавливаетс потенциал равный потенциалу, хранимому на конденсаторе 7. Следовательно, в режиме хранени входна и выходна точки ключа 2 эквипотенциальны в течение всего времени хранени , что позвол ет свести ток утечки ключа 2 до минимума. Использование в чейке аналоговой пам ти дополнительного ключа и регул тора напр жени позволило существенно увеличить точность запоминани и врем хранени информации при сохранении быстродействи , что показали проведеннь е испытани устройства. Формула изобре.тени Ячейка аналоговой пам ти, содержаща накопительный элемент, например, конденсатор, операцио1шый усилитель, неинвертирующий вход которого соединен через первый ключ с входом чейки и через элемент след щей обратной св зи с Ы51ХОДОМ чейки, а инвертирующий вход соединен через элементы отрицательной обратной св зи с выходом чейки и выходом операционного усилител , подключенного через второй ключ к входу выходного повторител напр жени и к одной из обкладок конденсатора, втора обкладка которого подключена к общей щине, управл ющие входы первого и второго ключей подключены к первому управл ющему входу чейки, отличающа с тем, что, с -целью увеличени точности запоминани и времени хранени информации чейки, в нее введены третий ключ, управл ющий вход которого подключен к второму управл ющему входу, выход подключен , к не инвертирующему входу oneрационного усилител , и регул тор напр жени , выход которого подключен к входу третьего ключа. Источники информации прин тые во внимание при экспертизе 1.Авторское свидетельство СССР № 545008, кл. G 11 С 27/ОО, ЗО.01.77. The invention relates to devices of information-measuring equipment and automation and can be used to solve various automatic control systems. An analog memory device containing an operational amplifier is known, the accumulator element is a concentrator, keys on MOS transistors, into which a third key, a supporting element and a shaper l} are inserted in order to increase the noise immunity. However, the size of the storage capacitor of the storage capacitor does not ensure the accurate storage of information with great accuracy. In addition, this scheme has a low speed. The closest technical solution to the invention is the cell. an analog memory containing a cumulative element, such as a capacitor, an operational amplifier, the non-inverting input which is connected via the first key to the cell input and through a servo feedback element to the output of the cell, and the inverting input terminal is connected with the output of the cell and through the second negative feedback element with the M.1 INPUT of the operational amplifier connected via the second switch to the input of the output voltage follower and to one of the capacitor plates, the second one is turned off the order of which is connected to the common bus, The control electrodes of the first and second keys connected to the first control bus 2. The low accuracy of the circuit is caused by a significant potential difference applied to the second key during information storage. This difference is due to the fact that the voltage stored on the capacitor is equal to the sum of the voltage being remembered and the bias voltage of the transistor of an advantageous repeater, depending on its parameters and the selected mode. The bias voltage of the transistor output repeater varies widely depending on the type and technological variation. This value, which can reach several volts, and determines the potential difference applied to the second key and causes a significant amount of leakage current through this key. The purpose of the invention is to increase the memory accuracy and the storage time of cell information. This is achieved by the fact that in the cell of the analog memory containing the accumulator. For example, a capacitor, an operational amplifier, whose non-inverting input is connected to the cell through the first key and to the follow-up feedback element from the cell, and the inverting input is connected via the negative output elements to the output amplifier. connected via a second switch to the input of the output voltage follower and to one of the capacitor covers, the second cover of which is connected to the common bus, a third switch is entered, the control input of which is included in the switch to the second control input, the output is connected to a non-inverting input op amp, and a voltage regulator, the output of which is connected to the hopper of the third key. The drawing shows a schematic electrical circuit diagram of memory analogs. The analog memory cell contains the first key 1, the second key 2, the third key 3, the first 4 and the second 5 negative j resistors, operational amplifier 6, capacitor 7, output repeater 8, feedback feedback resistor 9 , the voltage regulator The memory cell operates as follows. In the information retrieval mode, keys 1 and 2 are closed, and the third key 3 is open. Thanks to the action of 10% negative feedback, the output voltage at the output of the memory chip is set to the input voltage. In the information storage mode, the keys 1 and 2 open, and the key 3 closes. As a result, the operational amplifier 6 starts to operate in repeat mode. The voltage on the non-rotating input of which is supplied is a sum of voltages: the first is equal to the output voltage 734 of the cell, and the second, selected by means of the voltage regulator 10, the output transistor of the voltage follower 8. Thus, at the output of the operational amplifier 6, a potential equal to the potential stored on the capacitor 7 is set. Consequently, in the storage mode, the input and output points of the switch 2 are equipotential in the flow total storage time, which reduces the leakage current of key 2 to a minimum. The use of the analog key and the voltage regulator in the analog memory cell allowed us to significantly increase the memory accuracy and information storage time, while maintaining speed, which was shown by the device being tested. Formula of an Invention An analog memory cell containing a storage element, for example, a capacitor, an operational amplifier, whose non-inverting input is connected via the first key to the cell input and through the cell's feedback feedback element, and the inverting input is connected via negative feedback elements connection with the output of the cell and the output of the operational amplifier connected via the second key to the input of the output voltage follower and to one of the capacitor plates, the second of which is connected to the common on it, the control inputs of the first and second keys are connected to the first control input of the cell, characterized in that, in order to increase the memory accuracy and storage time of the cell information, a third key is entered in it, the control input of which is connected to the second control the output input, the output is connected to the non-inverting input of one of the rational amplifier, and the voltage regulator, the output of which is connected to the input of the third key. Sources of information taken into account during the examination 1. USSR author's certificate No. 545008, cl. G 11 C 27 / OO, ZO.01.77.
2.Авторское свидетельство СССР № 481069, кл. G 11 С 27/00, 15.08.75 (прототип).2. USSR author's certificate number 481069, cl. G 11 C 27/00, 15.08.75 (prototype).