Claims (1)
Изобретеиие относитс к радиотехнике и может использоватьс в устройствах автоматики, вычислительной и электроизмерительной технике. Известен интегратор, содержгиций операционный усилитель, вход последнего через первый ключ соединен с источником сигнала, интегрирук дий конденсатор, первый вывод которого соединен с входом операционного усилител непосредственно, а вторюй вывод через второй ключ - с выходом операционного усилител , а также тре тий ключ, вк.гаоченный между входом и выходом операционного усилител 1 Однако известный интегратор не обеспечивает полную компенсацию дрей фа нул на выходе. Цель изобретени - компенсаци др фа нул . Дл этого в интеграторе, содержащем операционный усилитель, вход пос леднего через первый ключ соединен с источником сигнала, интегрирующий конденсатор, первый вывод которого соединен с входсм операционного усилител непосредственно, а второй вывод через второй к.пюч - с выходом опер ационного усилител , а также тре тий ключ, вк.шоченный между входом и выходом операционного усилител , между общей шиной и вторым выводом интегрируквдего конденсатора введен четвертый ключ. На фиг. 1 приведена электрическа принципиальна схема предложенного интегратора; фиг. 2 - временные интервалы работы ключей интегратора. Интегратор содержит операционный усилитель. 1, интегрирующий конденсатор 2, первый ключ 3, источник сигнала 4, второй ключ 5, третий к.гтюч 6, четвертый ключ 7 и р езисторы 8 и 9. Устройство работает следующим образом . Формирователь временных интервалов 10 вырабатывает временные интервалы , в течении которых замыкаютс те или иные ключи интегратора. Во врем интервала сброса -tc,5 за1«икаютс ключи 6,7(фиг.2а Кб, Кт , при этом инвертирующий вход операционного усилител 1 через ключ 6 замыкаетс с его выходом. Интегрирующий конденсатор 2 через ключ 7 подключаетс параллельно входу операционного усилител 1. Так как коэффициент усилени операционного уси- , лител 1 в этом случае равен единице, то напр жение на его выходе равно напр жению смещ.ни нул инвертирующего входа UcM о . . Интегрирующий конденсатор .2 зар жаетс до уровн напр жени смещени нул инвертирующегЬ входа -UCM Q . Разомкнутый ключ 3 исключает попадание тока источника сигнала 4 на вход операционного усилител 1. Во врем интервала интегрировани (tun) г следующего за интервалом сброса (t с ) . замыкаютс ключи 3,5 (фиг. 2,s Кр, КБ- ), при этом интегрирующий конденсатор 2 подключаетс через ключ 5 между входом и выходом операционного усилител 1, а источник сигнала 4 через резисторы 8,9 и ключ 3 подключаетс на его вход. Происходит интегрирование тока источ ника сигнала 4, однако в выходном напр жении операционного усилител 1 отсутствует напр жение смещени нул (и сМё,) . Это происходит потому, что напр жение источника питани равно нулю (источник закорочен). Тогда выходное напр жение операционного усилител в интервале интегрировани (tun ) равно нулю, так как интегрирующий конденсатор 2, зар женный. до уровн напр жени смещени нул ( исм , под ключаетс к входу операционного уси лител 1 через его выход, в результате чего в Первый момент интегриро вани к входу операционного усилите л 1 прикладываетс двойное напр жение смещени нул (2 UCM ,) , что приводит к тому, что выходное напр жение операционного усилител 1 ст нет равным нулю, т.е. напр жег ие и 6 на выходе операционного усилител 1 вызванное смещением нул входа (Осм равно Ььи - к К - коэффициент усилени операцион ного усилител 1, напр жение смещеНИН нул ивнх„ на выходе операционного усилител 1 компенсируетс схеой таким образом, что в интервале интегрировани (tun) оно в К-раз менье существующего значени смещени нул на его входе ( UCM ) , Во врем интервала запоминани (tjon) замыкаетс ключ 5 (фиг. 2,в, Кб) , в результате чего ток источника питани 4 отключаетс от входа, а выходное напр жение операционного усилител 1 сохран ет значение, соответствующее концу интервала интегрировани (tun) . В предлагаемом интеграторе отсутствуют специальный запоминающий конденсатор , а функции его совмещены с функци ми интегрирующего конденсатора , что дополнительно упрощает устройство . Формула изобретени Интегратор, содержащий операционный усилитель, вход последнего через первый ключ соединен с источником сигнала, интегрирующий конденсатор, первый вывод которого соединен с входом операционного усилител непосредственно , а второй через второй ключ с выходом операционного уси лител , а также третий ключ, включенный между входом и выходам операционного усилител , отличающийс тем, что, с целью компенсации дрейфа нул , между общей шиной и вторьа выводом лнтегрир тощего конденсатора введен четвертый ключ. Источники информации, прин тые во внимание при экспертизе 1, Патент Японии №48-15588, 97/8/ В 2, кл. G 06 G 7/00, 1973.The invention relates to radio engineering and can be used in automation devices, computing and electrical engineering. The integrator is known, containing an operational amplifier, the last input through the first switch is connected to the signal source, the integrated capacitor, the first output of which is connected to the input of the operational amplifier directly, and the second output through the second switch - with the output of the operational amplifier, and .chained between the input and the output of the operational amplifier 1. However, the well-known integrator does not provide full compensation for the drift of the output. The purpose of the invention is to compensate for other factors. To do this, in the integrator containing an operational amplifier, the last input is connected via a first switch to a signal source, an integrating capacitor, the first output of which is connected directly to the input amplifier of the operational amplifier, and the second output via the second amplifier to the output of an operational amplifier, as well as the third key, inserted between the input and output of the operational amplifier, between the common bus and the second output of the integrated capacitor, the fourth switch is entered. FIG. 1 shows an electrical schematic diagram of the proposed integrator; FIG. 2 - time intervals of operation of integrator keys. The integrator contains an operational amplifier. 1, an integrating capacitor 2, a first switch 3, a signal source 4, a second switch 5, a third fused cable 6, a fourth switch 7, and resistors 8 and 9. The device operates as follows. The time interval generator 10 generates time intervals during which certain integrator keys are closed. During the reset interval -tc, 5 for 1 "keys 6, 7, are hiccuped (Fig. 2a Kb, CT), and the inverting input of the operational amplifier 1 through the switch 6 is closed with its output. Since the gain of the operational amplifier, the 1-unit is equal to one in this case, the voltage at its output is equal to the bias voltage of the zero inverting input UcM o. The integrating capacitor .2 is charged to the bias voltage level of the inverting input -UCM Q. Open the key 3 prevents the source 4 signal from entering the input of the operational amplifier 1. During the integration interval (tun) g following the reset interval (t s), the keys 3,5 are closed (Fig. 2, s Cr, KB-), the integration capacitor 2 is connected via switch 5 between the input and output of operational amplifier 1, and the source of signal 4 is connected via resistor 8.9 and switch 3 to its input. The current of signal source 4 is integrated, but there is no voltage in the output voltage of operational amplifier 1 displacement zero (and me,). This is because the power supply voltage is zero (the source is shorted). Then the output voltage of the operational amplifier in the integration interval (tun) is zero, since the integrating capacitor 2 is charged. to the level of the bias voltage zero (ism, is connected to the input of the operational amplifier 1 through its output, as a result of which, at the first moment of integration, a double bias voltage of 2 UCM is applied to the input of the operational amplification l 1, which leads to that the output voltage of the operational amplifier 1 st is not equal to zero, i.e. the voltage and 6 at the output of the operational amplifier 1 caused by the input zero offset (Osm is equal to ky - to K - the gain of the operational amplifier 1, the bias voltage null ivnx output of this amplifier 1 is compensated by the circuit in such a way that in the integration interval (tun) it is K times less than the existing zero offset value at its input (UCM). During memory interval (tjon), switch 5 is closed (Fig. 2, in, Kb ), as a result, the current of power supply 4 is disconnected from the input, and the output voltage of operational amplifier 1 retains the value corresponding to the end of the integration interval (tun). In the proposed integrator, there is no special storage capacitor, and its functions are combined with the functions of integrating th capacitor, which further simplifies the device. An integrator comprising an operational amplifier, the input of the latter through the first switch is connected to a signal source, integrating a capacitor, the first output of which is connected to the input of the operational amplifier directly, and the second through a second switch to the output of the operating amplifier, as well as a third switch connected between the input and the outputs of the operational amplifier, characterized in that, in order to compensate for the zero drift, a fourth key is inserted between the common bus and the second terminal of the thin capacitor. Sources of information taken into account in the examination 1, Japanese Patent No. 48-15588, 97/8 / В 2, cl. G 06 G 7/00, 1973.
Фиг.l 1 Fig.l 1