SU728162A1 - Analogue storage - Google Patents

Analogue storage Download PDF

Info

Publication number
SU728162A1
SU728162A1 SU782677412A SU2677412A SU728162A1 SU 728162 A1 SU728162 A1 SU 728162A1 SU 782677412 A SU782677412 A SU 782677412A SU 2677412 A SU2677412 A SU 2677412A SU 728162 A1 SU728162 A1 SU 728162A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
comparator
storage
key
Prior art date
Application number
SU782677412A
Other languages
Russian (ru)
Inventor
Виталий Евгеньевич Ямный
Олег Евгеньевич Ямный
Original Assignee
Белорусский Ордена Трудового Красного Знамени Государственный Университет Им.В.И.Ленина
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Белорусский Ордена Трудового Красного Знамени Государственный Университет Им.В.И.Ленина filed Critical Белорусский Ордена Трудового Красного Знамени Государственный Университет Им.В.И.Ленина
Priority to SU782677412A priority Critical patent/SU728162A1/en
Application granted granted Critical
Publication of SU728162A1 publication Critical patent/SU728162A1/en

Links

Landscapes

  • General Preparation And Processing Of Foods (AREA)

Description

Изобретение относитс  к области автоматики и вычислительной техники и может быть использовано в устройствах обработки информации. Известно аналоговое запоминающее устройство (АЗУ), предназначенное дл  запоминани  максимального значени  аналогового сигнала, которое содержит накопительный элементконденсатор , диод, усилитель. Дл  улучшени  линейности схемы накопительный элемент охватываетс  отрица тельной обратной св зью по напр жению 1 , Однако в этом устройстве можно запоминать .максимальное значение сигнала только одной пол рности. Дл  запоминани  максимальных зна чений сигналов, у которых пол рност заранее не известна, необходимо включать два запоминающих устройств каждое из которых работает на одну пол рность с последующим анализом этих Напр жений и передачей их чере ансшоговые ключи на выход устройств Наиболее близким техническим реш нием к.изобретению  вл етс  .АЗУ, со жащее повторитель напр жени , вход которого сглдинен с накопительным элементом, а выход - с выходом уст ройства и с одним из входов кОмпаратора , выходом подключенного к входу блока управлени , один из выходов которого соединен с входов разр дного элемента, выходомподключенного к входу повторител  напр жени . Кроме того, устройство содержит усилитель и ключ, один из входов которого соединен с вторым входом блока управлени  выход - с накоп гтельным элементом, другой вход - с выходом усилител , вход которого по;1 ключен к другому . входу компаратора и к входу устройства 2 . Недостатком известного АЗУ  вл етс  невозможность запоминани  максимального значени  входного сигнала при произвольной пол рности входного сигнала. Целью изобретени   вл етс  расширение функциональных возможностей устройства за счет возможности запоминани  произвольной пол рности . Поставленна  цель достигаетс  тем, что в АЗУ, содержашее входной усилитель, Влод которого  вл етс  входом устройства и по.цключен к инвертирующему входу первого компаратора, а выход-через ключ подключен к нако пйтел1гному элементу и входу выходного повторител , выход которого  вл етс  выходом устройства и подключен к неинвертирующему входу первого компаратора, блок управлени , вход которого подключен к ключу, а выход - через блок разр да к входу выходного- повторител , введены второ компАратор, неинвёртиру1р дай вход которого подключен к инвертирующему входу первого компаратора, и элемент исключающее ИЛИ, первый вход которого подключен к выходу первого кбмпаратора , второй вход - к выходувторого компаратора, а выход - к входу блокауправлени . На чертеже приведена принципиальна  схема устройства, АЗУ содержит клемму 1 входного ан логового сигнала, входной усилитель 2, клю.ч 3, накопительный элемент - конденсатор 4, выходной повторитель 5, компаратор 6, блок управлени  7, , блок разр да 8, элемент исключающее ИЛИ 9, компаратор 10. /Устройство работает следующим образом. . В исходном состо нии блок управлени  7 с помощью блока разр да 8 разр жает до нул  накопительный конденсатор 4,,При поступлении на вход 1 аналогового сигнала, например, отр цател.ьной пол рности компаратор 10 срабатывает и на его выходе устанавливаетс  логический ноль, а на выходе комапаратора 6 - логическа  единица , тогда на выходе элемента исклю Чс1ющее ИЛИ 9 устанавливаетс  логичес ка  единица,что ведет к замыканию ключа 3 начинаетс  зар д накопительн го конде1н1сатора. По достижении максимального значени  компаратор б опрок дываетс  и на выходе элемента исключ ющее ИЛИ устанавливаетс  логический ноль,что ведет к размыканию ключа 3, На накопительном ксэнденсаторе запоми наетс  максимальное значение входного сигнала отрицЪтельной пол рности . . Выходной повторитель 5 в данной схеме используетс  дл  уменьшени  разр да накопительного конденсатора 4 входным током компаратора б и нагрузки . При поступлении на вход аналогово сигнала положительной пол рности компаратор 10 срабатывает и на его выходе устанавливаетс  логическа  единица. На выходе компаратора 6 устThe invention relates to the field of automation and computer technology and can be used in information processing devices. A known analog storage device (CAM) is used to store the maximum value of an analog signal, which contains a storage element, a capacitor, a diode, an amplifier. To improve the linearity of the circuit, the cumulative element is covered by negative feedback at a voltage of 1. However, in this device it is possible to memorize the maximum signal value of only one polarity. In order to memorize maximum signal values for which the polarity is not known in advance, it is necessary to turn on two storage devices, each of which works for one polarity with subsequent analysis of these voltages and transferring them to the device to the output device. the invention is an RAM, containing a voltage follower, the input of which is coupled with the accumulative element, and the output with the output of the device and one of the inputs of an ohmmparator, the output connected to the input of the control unit, dynes of the outputs is connected to the inputs of the discharge element vyhodompodklyuchennogo to the input voltage follower. In addition, the device contains an amplifier and a key, one of the inputs of which is connected to the second input of the control unit, the output — with an accumulator, the other input — to the output of the amplifier, whose input is; 1 connected to the other. the input of the comparator and the input device 2. A disadvantage of the known CAM is the impossibility of storing the maximum value of the input signal with an arbitrary polarity of the input signal. The aim of the invention is to enhance the functionality of the device due to the possibility of storing arbitrary polarity. The goal is achieved by the fact that the AMC contains an input amplifier, Vlod of which is the device input and is connected to the inverting input of the first comparator, and the output is connected via a key to the device and the output of the output follower whose output is the device output and connected to the non-inverting input of the first comparator, the control unit, the input of which is connected to the key, and the output through the discharge unit to the output of the output-repeater, is entered into the second comparator, the non-inverter give its input n to the inverting input of the first comparator, and the exclusive OR element, the first input of which is connected to the output of the first CMAP device, the second input to the output of the second comparator, and the output to the input of the control unit. The drawing shows a schematic diagram of the device, the CAM contains a terminal 1 of the input analog signal, an input amplifier 2, a key 3, a storage element — a capacitor 4, an output repeater 5, a comparator 6, a control unit 7, the discharge unit 8, an exclusion element OR 9, comparator 10. / The device operates as follows. . In the initial state, the control unit 7 by means of the discharge unit 8 discharges the storage capacitor 4 to zero,. When an analog signal arrives at input 1, for example, a negative polarity, the comparator 10 is triggered and a logical zero is set at its output at the output of the comaparator 6 is a logical unit, then at the output of the element I exclude the Common OR 9 is set to a logical unit, which leads to the closure of the key 3, the charging of the accumulator con- nector starts. When the maximum value is reached, the comparator b is reversed, and the exclusive OR is set to a logical zero at the element output, which leads to the opening of the key 3. The maximum value of the negative polarity input signal is remembered at the cumulative xendensator. . The output repeater 5 in this scheme is used to reduce the discharge of the storage capacitor 4 by the input current of the comparator b and the load. When an analog signal of a positive polarity arrives at the input, the comparator 10 is triggered and a logical unit is established at its output. At the output of the comparator 6 mouth

Claims (2)

728162 навливаетс  логический нэль, а на выходе элемента исключающее ИЛИ 9 - логическа  единица, при этом ключ 3 замь1каетс  и начинаетс  зар д накопительного конденсатора 4. По достижении напр жением на накопительном конденсаторе максимального значени  входного сигнала компаратор b опрокидываетс  и на его выходе по вл етс  логическа  единица,а на выходе элемента исключающее ИЛИ - логический ноль, что ведет к размыканию ключа 3. На накопительном конденсаторе запоминаетс  максимальное значение входного сигнала положительной .пол рности. Таким образом, в предложенной схеме АЗУ осуществл етс  запоминание максимальногозначени  при произвольной пол рности входного сигнала и тем самым расшир ютс  функциональные возможности устройства при простоте схемного решени . Формула изобретени  АналогЬвое запоминающее устройство , содержащее входной усилитель, вход которого  вл етс  входом устройства и подключен к инвертирующему входу первого компаратора, а выход через ключ подключен к накопительному элементу - конденсатору и входу выходного повторител , выход которого  вл етс  выходом устройства и подключен кнеинвертирующему входу первого компаратора, блок управлени , вход которого подключен, к ключу, а выход через блок разр да - к входу выходного повторител , отличающ е е с   тем, что, с целью расширени  функциональ1 ых возможностей устройства за счет возможности запоминани  си1 налов произвольной пол рности, в него введены второй компаратор, неинвертйрующий вход которого подключен к инвертирующему входу первого компаратора, и элемент исключающее ИЛИ, первый вход которого подключен к выхоДу первого компаратора , второй вход - к выходу второго крмпаратора, а выход - к входу блока управлени . Источники информации, прин тые вовнимание при экспертизе 1.Волгин Л.И. Линейные электри еские преобразЬватели дл  измерительных приборов и систем, М., Сов. радио , 1971. 728162 the logical zero is inserted, and the output element of the exclusive OR 9 is a logical unit, while the key 3 is closed and the storage of the storage capacitor 4 starts charging. When the maximum input signal on the storage capacitor reaches the maximum value of the input signal, the comparator b tilts and at its output logical unit, and the output element of the exclusive OR is a logical zero, which leads to the opening of the key 3. The maximum value of the input signal of positive polarity is stored on the storage capacitor. Thus, in the proposed ABC scheme, the maximum value is memorized with an arbitrary polarity of the input signal, and thereby the functionality of the device is expanded with simplicity of the circuit solution. Claims Analogous storage device comprising an input amplifier whose input is an input of the device and connected to the inverting input of the first comparator, and an output through a switch connected to a storage element — a capacitor and an input of the output repeater, the output of which is the output of the device and connected to the non-inverting input of the first the comparator, the control unit whose input is connected to the key, and the output through the discharge unit to the input of the output repeater, which is different in that functional capabilities of the device due to the possibility of memorizing cIv of arbitrary polarity, a second comparator is entered into it, the non-inverting input of which is connected to the inverting input of the first comparator, and the exclusive OR element, the first input of which is connected to the output of the first comparator, the second input to the output of the second krmparatora, and the output - to the input of the control unit. Sources of information taken into consideration during the examination 1. Volgin L.I. Linear electrical converters for measuring instruments and systems, M., Sov. radio, 1971. 2.Авторское свидетельство СССР № 639022, кл.д 11 С 27/00, 1978.2. USSR author's certificate No. 639022, cl. D 11 C 27/00, 1978.
SU782677412A 1978-10-23 1978-10-23 Analogue storage SU728162A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU782677412A SU728162A1 (en) 1978-10-23 1978-10-23 Analogue storage

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU782677412A SU728162A1 (en) 1978-10-23 1978-10-23 Analogue storage

Publications (1)

Publication Number Publication Date
SU728162A1 true SU728162A1 (en) 1980-04-15

Family

ID=20790676

Family Applications (1)

Application Number Title Priority Date Filing Date
SU782677412A SU728162A1 (en) 1978-10-23 1978-10-23 Analogue storage

Country Status (1)

Country Link
SU (1) SU728162A1 (en)

Similar Documents

Publication Publication Date Title
GB1067734A (en) Improvements in digital voltmeters
SE7407048L (en)
SU728162A1 (en) Analogue storage
GB1144371A (en) Means for compensating errors in input reference levels
SU1403360A1 (en) Selector of pulses by recurrence period
SU503360A1 (en) Voltage to time converter
SU1012349A1 (en) Analogue storage
SU377801A1 (en) INTEGRATOR1
SU382230A1 (en) LINEAR ANALOG-DISCRETE CONVERTER
SU773733A1 (en) Analogue storage
SU421943A1 (en)
SU480025A1 (en) Converter of the ratio of two voltages to the time interval
SU505126A1 (en) Voltage-time converter
SU461454A1 (en) Analog storage device
SU1012434A1 (en) Code-to-analogue converter
SU1185399A1 (en) Analog storage
SU951405A1 (en) Analog memory device
SU514290A1 (en) Device for displaying information
SU590831A1 (en) Analogue storage
SU1170362A1 (en) Peak detector
SU686037A1 (en) Integrator
SU401979A1 (en) SUPPORT VOLTAGE source
SU734812A1 (en) Analogue storage device
SU789827A1 (en) Voltage monitoring apparatus
SU1170619A1 (en) Function voltage-to-frequency converter