SU718896A1

SU718896A1 - Delay multivibrator

Info

Publication number: SU718896A1
Application number: SU772481666A
Authority: SU
Inventors: Алексей Константинович Ваганов; Владимир Израильевич Гордин
Original assignee: Предприятие П/Я А-7904
Priority date: 1977-05-03
Filing date: 1977-05-03
Publication date: 1980-02-29

Description

Изобретение относится к импульсной технике и может быть использовано в качестве формирователя прямоугольных импульсов с внешним управлением.The invention relates to a pulse technique and can be used as an external pulse shaper with external control.

Известен мультивибратор, содержащий соединенные в кольцо две логические схемы ИЛИ—НЕ и инвертор, зашунтированный конденсатором i[lj.A multivibrator is known that contains two OR-NOT logic circuits connected into a ring and an inverter shunted by the capacitor i [lj.

Недостатком такого мультивибратора является изменение длительности выходных импульсов в зависимости от длительности управляющего сигнала.The disadvantage of this multivibrator is the change in the duration of the output pulses depending on the duration of the control signal.

Известен также ждущий мультивибратор, содержащий логический элемент И—НЕ, ДС-цепь, транзистор с резисторами в цепи эмиттера и коллектора и резистор с коммутатором во входной цепи [2].Also known is a waiting multivibrator containing an AND — NOT logic element, a DS circuit, a transistor with resistors in the emitter and collector circuits, and a resistor with a switch in the input circuit [2].

Однако в таком устройстве наблюдается нестабильность длительности выходных импульсов при поступлении входных асинхронных воздействий, которая объясняется зависимостью длительности выходного импульса от уровня напряжения на конденсаторе в момент поступления входного сигнала.However, in such a device, there is an instability of the duration of the output pulses upon receipt of the input asynchronous actions, which is explained by the dependence of the duration of the output pulse on the voltage level on the capacitor at the time of the input signal.

Цель изобретения — стабилизация длительности выходных импульсов при поступлении входных асинхронных воздействий.The purpose of the invention is the stabilization of the duration of the output pulses upon receipt of the input asynchronous effects.

Это достигается тем, что в заторможенном мультивибраторе, состоящем из транзистора, логического элемента И—НЕ, инвер2 тора и ДС-цепи, эмиттер транзистора подключен к входной шине, база через резистор — к выходу логического элемента И— НЕ и входу инвертора. Коллектор транзи5 стора соединен через резистор с источником питания и связан с одним входом логического элемента И—НЕ, второй вход которого подключен через резистор к общей шине и через конденсатор к выходу инвертора, являющегося выходом устройства.This is achieved by the fact that in a braked multivibrator consisting of a transistor, an AND-NOT logic element, an inverter and a DC circuit, the emitter of the transistor is connected to the input bus, the base through a resistor, to the output of the AND-NOT logic element and the inverter input. The transistor collector is connected through a resistor to a power source and connected to one input of an AND-NOT logic element, the second input of which is connected through a resistor to a common bus and through a capacitor to the output of the inverter, which is the output of the device.

На чертеже представлена принципиальная электрическая схема заторможенного мультивибратора.The drawing shows a circuit diagram of a braked multivibrator.

Заторможенный мультивибратор состоит из транзистора 1, эмиттер которого подключен к входной шине 2, а коллектор подсоединен к одному входу логического элемента И—НЕ 3 и через резистор 4 к источнику питания. Другой вход логического элемента И—НЕ, связанный через резистор 5 с общей шиной, через конденсатор 6 соединен с инвертором 7, выход которого является выходом 8 устройства. База транзистора через резистор 9 подключена к общей точке соединения выхода логического элемента И—НЕ и инвертора.The braked multivibrator consists of a transistor 1, the emitter of which is connected to the input bus 2, and the collector is connected to one input of the AND – NOT 3 logic element and through the resistor 4 to the power source. Another input of the AND AND gate, connected through a resistor 5 to a common bus, is connected through a capacitor 6 to an inverter 7, the output of which is the output 8 of the device. The base of the transistor through a resistor 9 is connected to a common connection point of the output of the AND gate and the inverter.

В исходном состоянии при отсутствии входного воздействия (на входной шине 2 уровень логического нуля) транзистор открыт, напряжение на его коллекторе соот вётствует уровню логического нуля, вследствие чего мультивибратор находится в заторможенном состоянии. На выходе 8 импульсы отсутствуют. При подаче входного воздействия (уровень логической единицы) транзистор закрывается, потенциал коллектора становится равным уровню логической, единицы и заторможенный мультивибратор входит в колебательный режим, который обеспечивается соответствующим выбором величины сопротивления резистора 4. На выходе 8 генерируются импульсы до прекращения входного воздействия. Длительность выходных импульсов, определяемая постоянной времени задающей /?С-цепи, стабильна независимо от моментов поступления входных воздействий, так как момент открывания транзистора и соответственно срыв генерации определяются не входным воздействием, а окончанием полного цикла генерации, когда напряжение на базе транзистора становится равным уровню логической единицы. С этого момента схема возвращается в исходное состояние.In the initial state, in the absence of an input action (on the input bus 2, the logic zero level), the transistor is open, the voltage on its collector corresponds to the logic zero level, as a result of which the multivibrator is in a locked state. At the output of 8 pulses are absent. When the input action is applied (logical unit level), the transistor closes, the collector potential becomes equal to the logical level, the unit and the braked multivibrator enters the oscillatory mode, which is ensured by the appropriate choice of the resistance value of resistor 4. At output 8, pulses are generated until the input action ceases. The duration of the output pulses, determined by the time constant of the master / C-circuit, is stable regardless of the moment of arrival of the input actions, since the opening moment of the transistor and, accordingly, the generation failure are determined not by the input action, but by the end of the full generation cycle, when the voltage at the base of the transistor becomes equal to the level logical unit. From this moment, the circuit returns to its original state.

Claims

fits the logical zero level, as a result of which the multivibrator is in a retarded state. Output 8 pulses are missing. When an input action is applied (logical unit level), the transistor closes, the collector potential becomes equal to the logical unit level, and the retarded multivibrator enters an oscillating mode, which is provided by appropriately selecting the resistance value of resistor 4. At output 8, pulses are generated before the input action ceases. The duration of the output pulses, determined by the constant time of the master / C-circuit, is stable regardless of the arrival times of the input actions, since the opening time of the transistor and, accordingly, generation failure, are determined not by the input action, but by the end of the full generation cycle, when the voltage at the transistor base becomes equal to the level of the logical unit. At this point, the circuit returns to its original state. ,; . . 4 Formula of the invention A retarded multivibrator containing the NAND logic element, inverter, 7 C circuit, a transistor with a resistor in the collector circuit, the output of the NAND logic element connected to the input of the inverter, the output of which through the C circuit is connected to the same input of the logic element AND-NOT, the second input of which is connected to the collector of the transistor, characterized in that, in order to stabilize the duration of the output pulses when the input asynchronous actions are received, the emitter of the transistor is connected to the input bus and the base through the resist op - to the output of the logical element NAND. Sources of information taken into account in the examination 1. USSR author's certificate number 465717, cl. N OZK 1/00, 07.14.77.

2. “Electronics, 1971, t. 44, No. 20, p. 54-55 (prototype).