: : / Изобретение относитс к области вычислительной техники, в частноств к у(уг ройствам ДЛЯ сопр жени ЦВМ с удаленными внешними устройствами, н может быть использовано в рассредоточенных си сггемах обработки данных. Известно устройство ДЛЯ сопр жени ЦВМ с внешними устройствами l, содержащее регистр св зи, первый, второй регистры команд, регистр эа1фосов, регйсгр мелких запросов, регистр данных, регистр разрешени реализаши зйпросов, схемы логических операций, обработки ин струкций, селекции, объединени , первую и вторую схемы модификации, первую и вторую схемы формировани адреса, Шнф- раггор и три деши45)атора, вькодные схемы адресахши внешних устройств-Ч и информации. ; Недостаток такого устройства - необ- ходимость значительных затрат оборудовани ДЛЯ его реалнзаши. Наиболее близким к изобретению вл етс устройство ДЛЯ сопр жени ЦВМ с внешними устройствами 2, содержащее два блока обмена, первые - выходах которых соединень двухпроводной линией св зи, а казкдый из блоков обмена &ыпол-. нен в виде узла согласовани , обратимого преоёразовател параллельного кода в последовательный, узла управлени приемомпередачей , генератора импулпьсов и приемопередающего узла, причем выход генератора импульсов блока обмена соединен с первым входом узла управлени приемомпередачей блока обмена, выход узла управлени приемом-передачей блока обмена соединен с первым вхбдсм обратимого преобразовател параллельного кода в последовательный блока обмена, выход узла согласовани блока обмена соединен со вторым входом обратимого преобразовател параллельного кода в последовательный блока обмена, первый, второй выходы обратимого преобразовател параллельного кода в последовательный блока обмена соединены соответственно с первым входом узла согласовани блсжа обмена и со входом приемо-передагащего узла блока обмена , выход лриеМо-пёредающего узла блока обмена соединен со. вторым входом уз ла управлени йриемом-передачей блока обмена и с третьим входом обратимого преобразовател параллельного кода в nocJie довательный блока обмена, а входы - выходы приемо-передающего узла блока обмена и узла согласовани блока обмена о6ё динены соответственно с первым и вто входами-выходами блока обмена, а BTOjSbie входы-выходы первого в второго блока обмена вл ютс соответственно первым и вторым входами-выходами устройства . Недостаток этого устройства состоит в , что ойр обладает ограннченньгми (ЬуныдаЪналЬнымй возмоншостг ми, так как непоэйблйёт п|рй сохршёшй Дост сокой скорости обмена информацией использовать такие возможности интерфейса , как передача байтов состо ни , сообщение о пёопознании адреса, установлени режимов общего и селективного сбросов , отключени от интерфейса,кепочки команд и т.д. Цепь нзобрётёни - расширёнйе функ l idlfffllbHbix возмржностей за счет организ ши обмена в соответствии со стандартйпым интерфейсом ввода-вывода при сохрайёнйи .скорости обмена. Цель дбсгигаётс тем, Что предлагаемое устройство содержит в каждом блоке обмена группу элементов задержки и дещифратор, вькод узла согласоваци блока обмена соединен.спервым входом дещифратора блока обмена и с третшм вхЬдоь узла управлени приемом-ле , редачей бйока обмена, третий выход обратимого преобразовател параллельного кода в последовательный блока обмена через элементы задержки блока обмена сое дйНен Ь6 BTOJpbiM входом узла согласовани блока обмена, первый выход обратимого преобр рв тел . параллельного кода а абслёдоватепьный блока обмена соёдинён со BTOpbiM входом дешифратора блока обмена, а выхРД дешифратора блока обмена соединен с четвертым входом узла управлений йрйемом-йередачей блока обмена На фиг. 1 представлена структурна схема устройства; на фиг, 2 - временна Диаграмма сигналов стандартного интерфейса ввода-вывода ЕС ЭВМ. Устройство дл српр жени цифровой вьиислительной мащины с внешними устройствами содержит блоки обмена 1, 2, каждый из которых содержит узел согла703800 совани 3, группу элементов задержки 4, Приемо-передаточный узел 5, узел 6 управлени приемом-передйчей, генератор импульсов 7, дешифратор 8, обратимый преобразователь 9 параллельного кода в последовательный. Устройство содержит также входы-выходы 10, 11. Первые входы-выходы 12, 13 блоков обмена соединены между собой с помощью двухпроводной линии св зи. На фиг. 2 обозначены следующие сигпалы: 14 - работа канала (РАБ-К), 15 выборка канала (ВБР-К), 16 - разр жение выборки (РВБ-К), 17 - адрес от канада (АДР-К), 18 - работа абонента ( ), 19 - адрес от абонента (АДРА ), 20 - управление от канала (УПР-К), 21 - упрайЛёнйе от абонента (УПР-А), 22 - информаци канала (ИНФ-К), 23 информаци абонента (ИНФ-А), 24 - информационные сигналы канала (ШИН-К), 25 - информационные сигнал;ы абонента (ШИН-А). Устройство работает следующим образом . Последовательность сйгналсе начальной выборки начинаетс выдачей от ЭВМ через узел согласований 3 блока 1 сигналов 14 (РАБ) и 17 (АДР-К) и кода адреса 24 (ШИН-К). Опознав адрес одного из удаленных внещних устройств ( ВУ), преобразователь 9 блока 1 каходитс в состо ний ожидани ст гналов 15 (ВБР-К) и 16 (РВБ-К), после получение которых перечисленные сигналы поступают на входы параллельногр занесени информации в преобразователь 9 блока 1, ксигачество разр дов которого соответству-}. ;ет максимальному числу интерфейсных линий одного направлени . Запускаетс узел б управлени Приемом-передачей, осущёст.. вл ющий стартстопное фазирование импульсов сдвига, вырабатываемых генератором 7, Сигналы интерфейса, преобразованн ле 6 последовательное кодовое слово, вьщаJOTcfl в линию св зи через приемолередающий узел 5. v Преобразователь 9 блока 2 производит обратное преобразование и передачу этих Сигналов в магистраль ВУ. Первый (стартовый ) разр д кодового слова запускает узел 6 управлени приемом-передачей блока 2, осуществл ющий фазирование импульсрв сдвига при приеме, -которые позвол ют .занести в преобразователь 9 блока 2 прследовательноекодовое слово. После завершени цикла приема сигналы с выходов параллельного считывани информа|ши поступают в магистраль В У. Сигналы 15 (ВБР-К) и 16 (РВБ-К) в COOT ветсугвии с требовани ми интерфейса задерживаютс элементами задержки 4 на 400 НС, После опоэнани адреса ВУ передает преобразователю 9 блока 2 сигнал 18 (РАБ-), получив который преобразовате 9 блока 2 прекращает распространение сигнала 17 (АДР-К) в сторону ВУ, что дает возможность ВУ выставить на шина 25 (ШИН-Л) свой адрес в сопровождении идентификатора 19 (АДР-А). После этого состо ние абонентских пиний преобразуетс в последовательное кодовое слово и передаетс в линию св зи в сторону ЭВМ. Получив . ответные абонентские сигналы, преобразователь 9 блока 1 передает сигнал 18 (РАБ) в магистраль ЭВМ, ко -ора снимает сигнал 17 (АДРК ), Только после сн ти сигнала 17 (АДР К) элементы задержки 4 разрешают распространение в сторону ЭВМ сигналов 25 ШИН) и 19 (АДР-А). В ответ на это ЭВМ передает команду ВУ в сопровождении идентификатора 2О (УПР-КУ. Дешифратор 8 дешифрирует к ланду (направление обмена) дл учета ее нри обмене данными. Байт команды заноситс в соответствующие разр ды преобразовател 9 блока 1, после чего прекршцаетс распространение сигнала 19 () в сторону ЭВМ и сосго кие каналшь1х и- НИИ передаетс в линию св зи в сторону ВУ. ЭВМ снимает сигнал 20 (УПР-К) и ожидает от ВУ начальный байт состо ни . На удаленной стороне после дешифрации команды ВУ снимает сигнал 19 (АДР А), В ответ на сз1 тие сигнала 19 (АДР- А) элементы задержка 4 прекращают распространение в сторону ВУ Сигнала 20 (УПР-К), что позвол ет ВУ выдать байт состо ни в сопровождении сигнала 21 (УПР-А). После передачи в ЭВМ начального байта состо ни последовательность сигналов начальной выборки заканчиваетс При выполнении последователь.ности сигналов обмена данными врем взаимодействи ЭВМ и ВУ сокращаетс дополнительно . Это достигаетс за счет того, что в процессе обмена данными полное кодовое caiOBO передаетс только в направлени распространени информации. Идентификатор , выполн ющий роль запроса на обмен, передаетс ускоренным двухбитовым словом , дополненным стартовым разр дом. Спавдальный деши( 8 обеспечивает вьшолненке правильной последовательности сигналов при обмене даннь1мн между ЭВМ и удаленным передаче информации по линии се -. зи со скоростью 10-20 кбод, что практически реализуетс использованием физи ческого провода, пропускна спс собиость всего канала св зи от ЭВМ и ВУ ле мт в пределах 0,5-1 кбайт/с, что почт попностью перекрывает всю гамму современнь1х ВУ. Применение изобретени обес ечнвает нечувствительность ЭВМ к рассто нию от ВУ при оВеспёчёнйи всех управл ющих возможностей интерфейса ввода .ывода ЭВМ с сохранением достаточно высокой скорости обмена информадаей между ЭВМ и.ВУ. формула взобретени Устройство дл сопр жени цифровой вычислительной машины с внешними уст ройст ами , содержащее два блока обмена, первые вxo -выходы которых соединены двухпроводаой линией св зи, а каждый из блоков обмена выполнен в виде узла согласовани , обратимого преобразовател параллельнохх) кода в ;последоватеЛьный узла управлени приемом-вередачей, генератора импульсов и приемо-лередан щегО| узпа, причем выход генератора импульсов блока обмена соединен с первым входом уэпа управлени приемом-иередачей блока обмена, выход узла управлени приемом-оередачей блока обмена соединен с первым входом обратимого преобразовател параллельного кода в последовательный блока обмена, вькод узла согласовав ни блока обмена соединен со вторым входсад обратимого преобразовател параллель ного кода в последовательный блока обмена , первый, второй выходы обратимого преобразовател параллельного кода в последовательный блока обмена с оединены . соответственно с первым входом узла согласовани блока обмена и со входом приемо-передающего узла блока обмена, выход приемо-ПередаюЩего узла блока обме. на соединен со вторым входом узла управлени приемом-передачей блока обмена и с третьим входом обратимого преобразовател параллельного кода в последовательный блока обмена, входы-выходы приемо-передающего узла блока обмена и узла согласовани блока обмена соединены соотвёгст)вённб С первым и вторым входами-выходами блока обмена, а вторые входы-выходы первого и второго блоарй жзгжаг: .a.-, соответственно пе звым в вторым входами-выходами устройЯ® о Т л и ч а ю 1 6 е с тем, что, с делью расширени функинсиальных воаШлшоствй за счет организации обмена в , : J со стандартным интерфейсом ввода- ывода при сокращении скорости обмене , оно содержат в каждом блоке обме на iTjynny элементов задержки и дешифратор , причем выход узла согласовани блока обмена соединет с первым входом деши атора блока обмена и с третьим входом уэ а управлени прйе1йом1 в рвдачей блока обмена, третий выход обратимого преобразователе параллельного кода в по спело&атвльвый блока обмейа ч з эле , j. , s i . , 7 00 менты задержки блока обмена соединш со вторым входом узла согласовани блока обмейа, первый Шход Тратимого преобразоваттэ параллельного кода в последовательный блокаобмена соединен со вторым входйьл дешифратора блока обмена, а выход дешифратора блока обмена соеди нен с четвертым входом узла управлени приемом-передачей блока обмена. Источники информации, пр0н ты1в во внимание при экспертизе 1. Авторосое свидетельство СССР NJ 495659, ад. G Об F 3/04, 1975. , 2. ТИИЭР т. 64, Mj 6, с. 79-80 (проотип ).- -:Л., ;: - : :: / The invention relates to the field of computer technology, in particular, to (devices for interfaceting digital computers with remote external devices, but can be used in distributed data processing circuits. A device for interfaceting digital computers with external devices is known, containing a register communication, first, second command registers, register of e-mails, small queries regycrg, data register, register for resolving realizations, schemes of logical operations, processing of instructions, selection, combining, first and second modif katsii first and second address generating circuit, and three Shnf- raggor deshi45) Ator, vkodnye circuit adresahshi-CH external devices and information. ; The disadvantage of such a device is the need for significant equipment costs for its real estate. Closest to the invention is a device for interfacing a digital computer with external devices 2, comprising two exchange units, the first of which are connected by a two-wire communication line, and one of the exchange units & not in the form of a matching node, reversible parallel code to serial converter, transceiver control node, impulse generator and transceiver node, the output of the pulse generator of the exchange unit is connected to the first input of the receive control unit of the exchange unit, the output of the exchange control unit of the exchange unit is connected to the first Vhbdsm reversible converter parallel code into a serial exchange unit, the output node of the exchange unit is connected to the second input of the reversible pre the parallel code generator to the serial exchange unit, the first, second outputs of the reversible parallel code converter to the serial exchange unit are connected respectively to the first input of the exchange matching node and the input of the transmitting node of the exchange unit, the output of the exchange node of the exchange unit is connected to. the second input of the control unit of the transfer unit of the exchange unit and the third input of the reversible parallel code converter into the nocJition interchange unit, and the inputs are the outputs of the receiving and transmitting unit of the exchange unit and the matching unit of the exchange unit o6o are connected to the first and second inputs and outputs exchange, and the BTOjSbie inputs-outputs of the first to the second exchange unit are respectively the first and second inputs-outputs of the device. The disadvantage of this device is that the OIR has limited capabilities (such as because it doesn’t have the ability to exchange information bytes, use the state address byte, establish common and selective reset modes, disconnecting from the interface, command caps, etc. The fetch chain is an extension to the function l idlfffllbHbix of possibilities due to the exchange of information in accordance with the standard I / O interface with saving Exchange rate. The purpose is to ensure that the proposed device contains in each exchange unit a group of delay elements and a decryptor, the code of the node for matching the exchange unit is connected to the third input of the exchange unit decryptor and to the third control unit of the receiving control unit, the redundant exchange unit, the third output. a reversible parallel code converter into a serial exchange unit through delay elements of the exchange unit is connected to the input node of the exchange unit matching node; the first output of the reversible converter is tel. parallel code and an absolute exchange unit is connected to the BTOpbiM input of the exchange unit decoder, and the output section of the exchange unit decoder is connected to the fourth input of the control unit of the exchange unit. 1 shows a block diagram of the device; FIG. 2 is a time diagram of signals of a standard EC input-output interface of a computer. A device for interfacing a digital display with external devices contains exchange units 1, 2, each of which contains a node consistent 703800 consistency 3, a group of delay elements 4, a transceiver node 5, a receiving control unit 6, a pulse generator 7, a decoder 8 , reversible converter 9 parallel code to serial. The device also contains inputs-outputs 10, 11. The first inputs-outputs 12, 13 of the exchange units are interconnected via a two-wire communication line. FIG. 2, the following signals are marked: 14 — channel operation (RAB-K), 15 channel sampling (VBR-K), 16 — sample discharge (RVB-K), 17 — address from Canada (ADR-K), 18 — subscriber operation (), 19 - address from the subscriber (ADRA), 20 - control from the channel (UPR-K), 21 - control of the subscriber (UPR-A), 22 - information of the channel (INF-K), 23 subscriber information (INF- A), 24 — channel information signals (SHIN-K), 25 — information signal; subscriber’s signals (SHIN-A). The device works as follows. The sequence of signaling the initial sample begins with the output from the computer through the node of coordination 3 of block 1 of signals 14 (RAB) and 17 (ADR-K) and address code 24 (SHIN-K). Having recognized the address of one of the remote outdoor devices (WU), the converter 9 of unit 1 is in the waiting state of stats 15 (FBG-K) and 16 (RVB-K), after which the listed signals are received at the inputs of the parallel input of information to the converter 9 block 1, which has bits corresponding to}. ; max the number of interface lines in one direction. The transmitting and receiving control unit 6 is started, realizing the start-stop phasing of the shift pulses produced by generator 7, interface signals, converted 6 sequential code word, put JOTcfl to the link through the receiving node 5. v Converter 9 of unit 2 performs the inverse transformation and the transfer of these signals to the mainline VU. The first (start) bit of the code word starts the reception-transmission control unit 6 of block 2, performing phasing of shift pulses upon reception, which allow the code word to be inserted into the converter 9 of block 2. After the cycle of receiving signals from the outputs of parallel reading of information, the signal enters the trunk B of the W. Signals 15 (VBR-K) and 16 (RVB-K) in the COOT interface with interface requirements are delayed by delay elements 4 by 400 NS, after finding the address WU transmits to the converter 9 of block 2 a signal 18 (RAB-), having received that converter 9 of block 2 stops the propagation of signal 17 (ADR-K) in the direction of WU, which enables WU to place its address 25 on the bus (SIN-L) accompanied by an identifier 19 (ADR-A). Thereafter, the state of the subscriber pines is converted into a serial codeword and transmitted to the communication line in the direction of the computer. Having received. response subscriber signals, the converter 9 of block 1 transmits a signal 18 (RAB) to the main line of the computer, the co-signal relieves the signal 17 (ADRC), Only after the signal 17 is removed (ADR K), delay elements 4 allow propagation in the direction of the computer of signals 25 BUSIN) and 19 (ADR-A). In response to this, the computer transmits a command to the control unit accompanied by the identifier 2O (UPR-KU. The decoder 8 decrypts the land (exchange direction) to take it into account during data exchange. The command byte is entered into the corresponding bits of converter 9 of block 1, after which the signal propagation is stopped 19 () in the direction of the computer and the remote channels are transmitted to the communication line in the direction of the VU. The computer removes the signal 20 (UPR-K) and waits for the initial state byte from the VU. On the remote side, after decrypting the command, the VU removes the signal 19 (ADR A), in response to the collapse of signal 1 9 (ADR-A) delay elements 4 stop propagating towards WU of Signal 20 (UPR-K), which allows WU to issue a status byte in the tracking of signal 21 (UPR-A). After transmitting the initial byte of the state to the computer, the sequence of signals The initial sampling is completed when the sequence of data exchange signals is completed, the interaction time between the computer and the control unit is reduced further. This is achieved due to the fact that in the data exchange process the full code caiOBO is transmitted only in the information propagation directions. The identifier that performs the role of the exchange request is transmitted in an accelerated two-bit word, supplemented by a start bit. Spawdal deshi (8 ensures that the correct sequence of signals is exchanged when exchanging data between a computer and remote transmission of information over the sergei line at a speed of 10–20 kbaud, which is practically realized using a physical wire, throughput of the entire communication channel from the computer and WU let within 0.5-1 kb / s, which almost completely covers the whole gamut of modern VU. The application of the invention ensures the insensitivity of the computer to the distance from the VU with the implementation of all control capabilities of the input interface. One computer with a sufficiently high speed of information exchange between computers and i.VU. The acquisition formula A device for interfacing a digital computer with external devices, containing two exchange units, the first input outputs of which are connected by a two-wire communication line, and each of the units exchange is made in the form of a matching node, a reversible converter of parallel (x) code into; a successive node of a control-reception control, a pulse generator, and a receive-receive interface; uzp, the output of the pulse generator of the exchange unit is connected to the first input of the control unit reception-and-transfer of the exchange unit, the output of the control unit reception-transfer of the exchange unit is connected to the first input of the reversible parallel code converter into the serial exchange unit, the code of the matching node of the exchange unit is connected to the second input reversible parallel code converter to serial exchange unit, first, second outputs of reversible parallel code converter to serial exchange unit with dinene. respectively, with the first input of the node of the exchange unit and with the input of the receiving and transmitting node of the exchange unit, the output of the receiving and transmitting node of the exchange unit. is connected to the second input of the control unit for receiving and transmitting the exchange unit and with the third input of the reversible parallel code converter to the serial exchange unit; the inputs / outputs of the receiving and transmitting node of the exchange unit and the matching node of the exchange unit are connected to the first and second inputs and outputs exchange unit, and the second inputs-outputs of the first and second blocks: .a.-, respectively, by the first in the second inputs-outputs of the device о about T l and h and 1 6 e with the fact that, with the expansion of the finkings of the account organization exchange interface in,: J with a standard input-output interface while reducing the exchange rate, it contains in each block an iTjynny exchange of delay elements and a decoder, and the output of the exchange unit matching node connects to the first input of the exchange unit's input and control unit 1 in the capacity of the exchange unit, the third output of the reversible parallel code converter in a spele & at the block of the countering block, j. s i. , 7 00 delays of the exchange unit are connected to the second input of the matching unit of the block, the first run of the Convertible parallel code to the serial block is connected to the second input of the decoder of the exchange unit, and the output of the decoder of the exchange unit is connected to the fourth input of the control node of the exchange transfer . Sources of information, pr0n ty1v into account during the examination 1. Authors certificate of the USSR NJ 495659, hell. G About F 3/04, 1975., 2. TIIER t. 64, Mj 6, p. 79-80 (prototype) .- -: L.,;: -:
-Г- - Ж 55в ев«к«йй га1 . . -----4JL - y.1 .9-G- - Ж 55в ев «к« йй г1. . ----- 4JL - y.1 .9
avo/n ffa f / ffpKa, avo / n ffa f / ffpKa,
ffep&dava «йг/иу /лг ffep & dava "yg / yi / lg