(54) ПОСЛЕДОВАТЕЛЬНО-ПАРАЛЛЕЛЬНЫЙ АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ С КОРРЕКЦИЕЙ ПОГРЕШНОСТИ которых состоит из последовательнб соединенных аналого-цифрового цифро-аналогового преобразователей, масштабного усилител и компаратора , выход которого соединен с управл ющим входом блока цифровой коррекции, выход которого соединен с шиной выходного кода, а сигнальный вход соединен .с выходом аналого-цифрового преобразовател , вход которого соединен также с входом масштабного усилител , вход аналогоцифрового преобразовател старшей декады соединен с шиной входного сигнала , а младша декада содержит аналого-цифровой преобразователь, выход которого соединён с шиной выходного кода, в п-1 декаду дополнительно введен управл емый блок сдвига, сигнальный вход каждого из которых подключен к выходу масштабного усилител , управл ющий вход соединен с выходом ком паратора, а выход подклнзчен к входу аналого-цифрового преобразовател сл дующей декады. Структурна электрическа схема предложенного преобразовател изображена на фиг. 1; на фиг. 2 - временна диаграмма, по сн юща его работу. Устройство содержит п последовательно соединенных декад преобразова НИН, кажда п-1 из которых, кроме младшей, содержит последовательно, со диненные аналого-цифровойпреобразователь 1-1... .1-п-1 ци р ро-аналоговый преобразователь 2-1... 2-п.-1, масшта ный усилитель 3-1... 3-п-1,выход которого соединен с входами компаратор 4-1... 4-п-1 и управл емого блока 5-1... .5-п-1 сдвига, вьгход которого соединен с входом аналого-цифрового преобразовател следующей декады, вы ход компаратора 4-1... 4-п-1. соедине с улравл ющими входами управл емого блока 5-1... 5-П-1 сдвига и блока 6-1... б-п-1 цифровой коррекции, выход которого соединен с шиноййыходного кода . Как видно из диаграммы (фиг. 2) выходное напр жение управл емого бло ка 5-1 ... 5-п-1 сдвига каждой декады до величины полной шкалы декадного преобразовател (до величины 10В)пов тор ет входное нaпp жeн e, с величины lOB : по сигналу KOMnapaTojpa 4-1.. 4-n-l блок 5-1... 5-n-l сдвига созда ет сдвиг выходного напр жени по отн шению к входному напр жению на IOB, что аналитически выражаетс следующи соотнсиением ( Ug при t43U 20Ъ%tJJ oв Предложенный преобразователь рабо тает следующим образом. Входное преобразуемое напр жение U)f с входной шины подаетс на анало702513 го-цифровой преобразователь 1-1 первой декады и на суммирующий вход масштабного усилител 3-1. В зависимости от величины Ux преобразователь 1-1 имеет одно из дес ти возможных положений , от положени О до положени 9. Код положени преобразовател 1-1 подаетс на управл ющий вход цифроаналогового преобразовател 2-1 и вход блока 6-1 цифровой коррекции. В соответствии с кодом положени преобразователей 1-2 и 2-1 вырабатываетс компенсационное напр жени U которое также подаетс на суммирующий вход масштабного усилител 3-1. Выходное напр жение масштабного усилител 3-1 соответствует формуле и 10(Ux - U;, ) котора в общем случае дл выходных напр жений масштабных усилителей, многодекадного последовательно параллельного аналого-цифрового преобразовател имеет вид Ui.fl 10(Ui - UM) Предположим, что неточность уровней срабатывани п-1 старших декадных преобразователей 1-1...1-п-1 возможна только в сторону более больших величин входного напр жени , то есть компараторы, вход щие в п-1 декадные преобразователи 1-1,.-.п-1, смогут срабатывать либо при правильной величине входного напр жени , либо при величине , большей правильной (такое условие не уменьшает диапазонов максимально допустимых отклонений-уровней , срабатывани вход щих в декадные преобразователи компараторов). Проиллюстрируем работу аналогоцифрового преобразовател с системой коррекции погрешности на численном примере. Пусть на входную шину преобразовател подаетс преобразуемое напр жение Ux, равное 1,921В и пусть компаратор в декадном аналого-цифровом преобразователе 1-1 срабатывает только при 1,95В. В таком случае на выходе -преобразовател 1-1 имеетс показание О, тогда tJj 10 (1,921-0) 19,21В. Так как 19,21В IOB, припомощи компаратора 4-1 и цифрового . блок 6-1 коррекции в показание первой декады вводитс коррекци О + 1 1. На входную клемму блока 5-1 сдвига подаетс напр жение 19,21В, но так как 19,, то выходное напр жение блока 5-1 сдвига U/ 19,21 10 9,21В (по формуле I). Таким образом , на вход декадного преобразовател 1-2 второй декады подаетс напр жение , величина которого 9,21В. Пусть компаратор уровн 9 в преобразователе 1-2 срабатывает при входном напр жении 9,4В. В таком случае преобразователь 1-2 при входном напр жении 9,21В имеет показание 8 и U2. 10-(9,21-8) 12,1В, а так как 12,1В 10В, то при помощи компаратора 4-2 и цифрового блока 6-2 коррекции в показание преобразовател 1-2 вводитс коррекци 8 + i 9, При помощи блока 5-2 сдвига на вход преобразовател 1-3 третьей декады поступает напр жение ид 12,1-10 2,1В, В зависимости от уровней срабатывани компараторов в преобразователе 1-3 имеетс показание 2 или 1, а показание аналого-цифрового преобразовател составл ет в целом либо 192, либо 191, что вл етс правильным показанием дл и 1,21В (±1 квант погрешности преобразовани допускаетс дл всех типов аналого-цифровых преобразователей).(54) series-parallel analogue-digital converter with error correction which consists of posledovatelnb connected analog-to-digital digital to analog converters, the scale of the amplifier and the comparator, whose output is connected to the control input of the digital correction output of which is connected to the bus output code, and the signal input is connected to the output of an analog-to-digital converter, the input of which is also connected to the input of a large-scale amplifier, the input of an analog-to-digital converter of the high dec The hells are connected to the input signal bus, and the younger decade contains an analog-digital converter, the output of which is connected to the output code bus, in the p-1 decade a controllable shift unit is added, the signal input of each of which is connected to the output of the scale amplifier, the control input It is connected to the output of a comparator, and the output is connected to the input of the analog-digital converter of the next decade. The structural electrical circuit of the proposed converter is shown in FIG. one; in fig. 2 is a timing diagram explaining his work. The device contains n serially connected decade NIN transforms, each n-1 of which, except the youngest, contains sequentially, the connected analog-to-digital converter 1-1 ... .1-n-1 chi ro-analog converter 2-1 .. 2-p-1, a 3-1 ... 3-p-1 scale amplifier, the output of which is connected to the inputs of a comparator 4-1 ... 4-p-1 and a controlled unit 5-1 ... .5-p-1 shift, the output of which is connected to the input of the analog-digital converter of the next decade, the output of the comparator 4-1 ... 4-p-1. connected to the control inputs of the controlled 5-1 ... 5-P-1 shift unit and the 6-1 ... bn-1 digital correction block, the output of which is connected to the bus-idle code. As can be seen from the diagram (Fig. 2), the output voltage of the controlled unit 5-1 ... 5-p-1 of the shift of each decade to the full scale value of the ten-day converter (up to the value of 10V) reverses the input voltage, e, s lOB values: by the signal KOMnapaTojpa 4-1 .. 4-nl, the 5-1 to 5-nl shift unit creates an output voltage shift relative to the input voltage on the IOB, which is expressed analytically by the following relation (Ug at t43U 20% tJJ ov The proposed converter works as follows: The input convertible voltage U) f from the input bus is fed to the analog-702513 th digital 1-1 reobrazovatel first decade and a summing input of scaling amplifier 3-1. Depending on the Ux value, converter 1-1 has one of ten possible positions, from position O to position 9. Position code of converter 1-1 is fed to control input of digital-to-analog converter 2-1 and input of digital correction unit 6-1. In accordance with the position code of the transducers 1-2 and 2-1, a compensation voltage U is generated which is also fed to the summing input of the scale amplifier 3-1. The output voltage of the scale amplifier 3-1 corresponds to the formula and 10 (Ux - U ;,) which in the general case for the output voltages of scale amplifiers, a multi-decade-series serial parallel analog-digital converter has the form Ui.fl 10 (Ui - UM) that the inaccuracy of the operation levels of p-1 higher decade converters 1-1 ... 1-n-1 is possible only in the direction of larger input voltage values, i.e. comparators, decade converters 1-1 entering into p-1, .n-1, will be able to operate either with the correct input value a voltage or at a value greater correct (this condition does not reduce the tolerance ranges of the maximum-level, actuation incoming in decadal converters comparators). We illustrate the operation of an analog-digital converter with an error correction system using a numerical example. Let the convertible voltage Ux equal to 1.921V be applied to the input bus of the converter, and let the comparator in the decade analog-digital converter 1-1 work only at 1.95V. In this case, the output of the Converter 1-1 has an O reading, then tJj 10 (1.921-0) 19.21V. Since 19,21B IOB, using the comparator 4-1 and digital. The correction unit 6-1 introduces the O + 1 1 correction into the reading of the first decade. A voltage of 19.21V is applied to the input terminal of the 5-1 shift block, but since 19 ,, then the output voltage of the U / 19 shift block 5-1, 21 10 9,21B (according to formula I). Thus, a voltage of 9.21V is applied to the input of the decade converter 1-2 of the second decade. Let a level 9 comparator in converter 1-2 operate with an input voltage of 9.4V. In this case, the transducer 1-2, with an input voltage of 9.21V, has a reading of 8 and U2. 10- (9.21-8) 12.1V, and since 12.1V 10V, then using the comparator 4-2 and the digital correction block 6-2, the correction 8 + i 9 is entered into the reading of the converter 1-2, unit 5-2 shift to the input of the converter 1-3 of the third decade, the voltage id 12,1-10 2,1V, depending on the operation levels of the comparators in the converter 1-3 there is a reading of 2 or 1, and the reading of the analog-digital converter is In general, either 192 or 191, which is the correct indication for and 1.21 V (± 1 conversion error is allowed for all types of analog -digital converters).
Как видно из приведенного описани , в предложенном аналогЬ-цифровом преобразователе с системой коррекции погрешности исключаетс возможность возникновени ложных показаний-, что приводит к повышению точности преобразовани , эти достигаетс включением в схему аналого-цифрового преобразовател управл емых блоков сдвига .As can be seen from the above description, in the proposed analogue-digital converter with an error correction system the possibility of false readings is excluded, which leads to an increase in conversion accuracy, these are achieved by including controlled shift units in the analog-digital converter circuit.