Claims (1)
Изобрета1И9 относитс к технике св зи, а именно к системам селективного вызова. Известт система селективного вызова, содержаща на передающей стороне опорный генератор и последовательно соединенные блок набора щифраюр и манипул тор, а на.прие1мной стороне - последовательно соединенные преобразователь , блок сравнени , нкгёгратор и блок инднкацин , опортый генератор и последовательно соединенные блок набора дешифратор, выход которого подключен к другому входу блока сравнени Известна система селективного вызова Ьбладает недостаточным числом вызьтных сигналов. Цель изобретени увеличение числа вызьтных сигналов. Дл достижени цели в систему селективного вызова, содержащую иа передающей стороне опорный генератор и последовательно соединенные блок набора, щифратор и манипул тор, а на приемной стороне - последовательно соедннещ{ые преобразователь, блок сравнени , интегратор и блок индикации, опорный генератор н последовательно соединенные блок набора и дешифратор , выход которого подключен к другому входу блока сравнени , на передающей стороне введены последовательно соединенные блок управлени и делитель частоты, выход шифратора подключен к первому входу блока управлени , второй вход которого соединен с другим выходом блока набора. Выход опорного генератора через делитель частоты подключен к дополнительному входу шифратора. На прнемной стороне введены блок управлени , делитель частоты и блок синхронизации. Выход преобразовател подключен к первому входу блока управлени и ко входу блока синхронизации, выход которо го подключен к первому входу делител частоты , выход которого подключен к другому входу дешифратора. .Выход опорного генератора подключен ко второму входу делител частоты. третий вход которого соединен с выходом бло ка управлени . Другой выход блока набора поа ключей ко второму входу блока управлени . На чертеже приведена структурна электрическа схема устройства. 36 О5стема селективного вызова содержит на передающей стороне опорный генератор 1, блок 2 набора, шифратор 3 и манинул тор 4, а на приемной стороне - прео&разошгтсль 5, блок 6 сравнени , интегратор Л блок 8 шадикации, опорньш генератор 9, блок 10 набора и дешиф ратор И. Кроме того, на передающей стороне введены блок 12 управлени и делитель 13 час тоты, а на приемной стороне - блок 14 управлени , делитель 15 частоты и блок 16 синхрони зации. Система работает следующим образом. Шифратор 3 обеспечивает форлетрование кодовых комбинаций, число которых определ етс количеством разр дов его регистра. Выбор той или иной комбинации осуществл етс в блоке 2 набора. Формирование тактовых импульсов дл регистра шифратора 3 обеспечиваетс с помощью опорного генератора 1, делител 13 частоты и блока 12 управлени . При этом частота тактовых импульсов, поступающих с выхода делител 13 частот) в регистр щифратора 3, пбсто н но измен етс в соответствии с изменени ми коэффициента делени делител 13 частоты. Уп равление коэффициентом делени делител 13 частоты осуществл етс блоком 12 управлеюш, вход KOTOJXJro соединен с выходом шифратора 3. Если на выходе шифратора 3 по вл етс 1, блок 12 управлени формирует сигнал, устанавливающий коэффициент делени делител 13 частоты равным Kj, при О коэффициент равен Ко..В случае многопозиционного кода число состо ний делител 13 частоты может определ тьс числом позиций кода. Таким образом , дл единичной и нулевой посылок кодовой комбинащ1и шифратора 3 формируют тактовые импульсы различной частоты, что позвол ет , использу одну и ту же кодовую комбршацию , сформировать несколько вызьюных команд. Выбор конкретных величин Kj и KQ также как и конкретной кодовой комбинации, производитс в блоке 2 набора, один из выходов которого соединен с блоком 12 управлени . Сформированные таким образом вызьюные команды с выхода шифратора 3 поступают в манипул тор 4, где преобразуютс в последовательности тональных частот, а затем передаютс по каналу св зи. Прием вызьшных команд осуществл етс сле дующим образом. С выхода канала св зи вызьшные команды .в виде последовательностей тональных частиц поступают в преобразователь 5, где преобразуютс в исходные кодовые комбинации единичных и нулевых посылок. С выхода преобразовател 5 принимаемые кодовые комбинации поступают на один из двз входов блока 6 сравнени , на второй вход которого поступают кодовые комбинации, образующиес в дешифраторе 11. В системе примен етс синхронный способ поддерживашш временных соотношений между передающей и приемной сторонами. При этом используетс метод фазировани по рабочим импульсам, заключаю1цийс в том, что блок 16 синхронизации вьщел ет из всего потока информации моменты смены пол рности рабочих импульсов и формирует в указанные моменты времени импульсы синхронизации. Эти импульсы поступают в делитель 15 частоты и устанавливают его в исходное нулевое состо ние, обеспечива подстройку фазы тактовых импульсов регистра дешифратора 11. Тактовые импульсы регистра дешифратора 11 формируютс с помощью опорного генератора 9, делител 15 частоты и блока 14 управлени . Работа указанных ф -икштнальных узлов в основном аналогична работе соответствующих узлов, перепадающего ей со стороны, за исключением того, что вход блока 14 управлени соединен с выходом- преобразовател 5.. В св зи с этим блок 14 формирует управл ющие сигналы дл делител 15 частоты в соответствии с принимаемыми единичными и нулевыми посылками. При этом кодова комбинаци , а также величины Kj и KO, соотьетствуюпдае собственному адресу приемной стороны, устанавливаютс в блоке 10 набора. Таким образом, адрес каждого корреспо1щента в предложенной системе определ етс двум компонентами (кодовой комбинацией и величинами KI, KO) , характеризующими длительности нулевых и единичных посылок этой кодовой комбинации. Блок 6 сравнени производит импульсное сравнение принимаемой зызьшлой команды с кодовой комбинацией, вырабатываемой дешифратором 11. Подсчет импульсов совпадени производитс интегратором 7-; Если число их соответствует числу элементарных посылок вызывной команды,; т) в блок 8 индикации выдаетс сигнал, свидетельствующий о приемке вызова . Применение изобретени дает возможность необходимое количество вызывных комавд при приемлемом числе разр дов шифратора и дешифратора. Формула изобретени Система селективного вызова, содержаща на передающей стороне опорный генератор и последовательно соединенные блок набора, шиф ратор и ма1шпул тор, а на приемной стороне - последовательно соединенные преобразователь ,- блок сравнени , интегратор и блок индикации , опорный генератор и последовательно соединенные блок набора и дешифратор, выход которого подключен к другому входу блока сравнени , отличающа с тем, что, с Ь,епью увеличени числа вызывных сигналов, на передаюшей стороне введены последовательно соединенные блок управлени и делитель частоты, при этом выход шифратора подьслючен к первому входу блока управлени , второй вход которого соединен с другим выходом бло ка набора, а выход опорного генератора через делитель частоты подключен к ;..зполннтельному входу шифратора, а на приемной стороне введены блок управлени , делитель частоты и блок синхронизации, при этом выход преобразовател подключен к первому входу блока управлени и ко входу блока синхронизации, выход которого подключен к первому входу делител частоты, выход которого подключен к другому входу дешифратора, выход опорного генератора подключен ко второму входу делител частоты, третий вход которого соединен с выходом блока управлени , а другой выход блока набора подключен ко второму входу блока управлени . Источники информации, прин тые во внимание при зкспертизе 1. Патент США № 3233221,, кл. 340-147, 1966 (прототип).The invention of IR1 relates to a communication technique, namely to selective call systems. The selective call system is known, containing on the transmitting side a reference generator and series-connected set and manipulator units, and on the receiving side - series-connected transducer, comparison unit, injector and unit indcocin, opto generator and series-connected decoder unit, the output of which connected to another input of the comparator unit. The known selective call system is caused by an insufficient number of signal signals. The purpose of the invention is to increase the number of cues. To achieve the goal, a selective generator and serially connected dialing set, an encoder and a manipulator are connected to the transmitting side, and a converter, comparison unit, integrator and display unit, reference generator and serially connected block are connected at the receiving side. the set and the decoder, the output of which is connected to another input of the comparison unit, serially connected control unit and frequency divider are entered on the transmitting side, the output of the encoder is connected to the first input of the control unit, the second input of which is connected to another output of the dialing set. The output of the reference oscillator through the frequency divider is connected to the auxiliary input of the encoder. On the right side, a control unit, a frequency divider and a synchronization unit are inserted. The converter output is connected to the first input of the control unit and to the input of the synchronization unit, the output of which is connected to the first input of the frequency divider, the output of which is connected to another input of the decoder. The output of the reference oscillator is connected to the second input of the frequency divider. the third input is connected to the output of the control unit. Another output of the dialing set is the key to the second input of the control block. The drawing shows a structural electrical circuit of the device. 36 The selective call system includes a reference generator 1, a dialing unit 2, an encoder 3 and a manor 4 on the transmitting side, and a preamplifier 5, a comparison block 6, an integrator L shading unit 8, a supporting generator 9, a dialing block 10 and a decoder I. In addition, a control unit 12 and a divider 13 clock are entered on the transmitting side, and a control block 14, a frequency divider 15 and a synchronization block 16 are input on the receiving side. The system works as follows. The encoder 3 provides forlet code combinations, the number of which is determined by the number of bits of its register. The choice of one or another combination is made in block 2 of the set. The generation of clock pulses for the register of the encoder 3 is provided by the reference oscillator 1, the frequency divider 13 and the control unit 12. At the same time, the frequency of the clock pulses, coming from the output of the frequency divider 13) into the register of the frequency equalizer 3, varies in accordance with changes in the division factor of the frequency divider 13. The division of the frequency divider 13 is controlled by the control unit 12, the KOTOJXJro input is connected to the output of the encoder 3. If 1 appears at the output of the encoder 3, the control unit 12 generates a signal that sets the division factor of the frequency divider 13 to Kj, for O the coefficient is equal to Ko .. In the case of a multi-position code, the number of states of the frequency divider 13 may be determined by the number of code positions. Thus, for a single and zero parcels, the code combination of the encoder 3 generates clocks of different frequencies, which allows, using the same code combination, to form several commands. The selection of specific values of Kj and KQ as well as a specific code combination is made in block 2 of the set, one of the outputs of which is connected to block 12 of the control. The summoned commands thus generated from the output of the encoder 3 are sent to the manipulator 4, where they are converted into sequences of tonal frequencies, and then transmitted over the communication channel. Receiving the commands is carried out as follows. From the output of the communication channel, the commanding commands in the form of sequences of tonal particles enter the converter 5, where they are converted into the initial code combinations of single and zero packets. From the output of the converter 5, the received code combinations go to one of the two inputs of the comparison unit 6, to the second input of which code combinations are generated that are formed in the decoder 11. The system uses the synchronous method of maintaining the temporal relations between the transmitting and receiving sides. In this case, the method of phasing by working pulses is used, the conclusion being that the synchronization unit 16 selects the moments of polarity change of the working pulses from the entire information flow and generates synchronization pulses at the indicated times. These pulses enter the frequency divider 15 and set it to the initial zero state, ensuring the phase adjustment of the clock pulses of the register of the decoder 11. The clock pulses of the register of the decoder 11 are generated using the reference oscillator 9, the frequency divider 15 and the control unit 14. The operation of these functional units is basically the same as the operation of the corresponding units, which falls to it from the side, except that the input of the control unit 14 is connected to the output of the converter 5. In connection with this, the unit 14 generates control signals for the frequency divider 15 in accordance with the accepted single and zero parcels. In this case, the code combination, as well as the values Kj and KO, corresponding to the own address of the receiving side, are set in block 10 of the set. Thus, the address of each correspondent in the proposed system is determined by two components (code combination and KI, KO values) characterizing the duration of the zero and single premises of this code combination. Comparison unit 6 performs a pulse comparison of the received negative command with the code combination produced by the decoder 11. The coincidence pulse counting is performed by the integrator 7-; If their number corresponds to the number of elementary premises of the call command, m) in the display unit 8, a signal is issued indicating that the call has been accepted. The application of the invention enables the necessary number of calling teams at an acceptable number of bits of the encoder and decoder. Claims of the Invention A selective call system comprising on the transmitting side a reference generator and series-connected dialing unit, encoder and mapper, and on receiving side - serially connected converter, - reference unit, integrator and display unit, reference generator and serially connected dialing unit and the decoder, the output of which is connected to another input of the comparator unit, characterized in that, with b, the increase in the number of ringing signals, on the transmitting side are entered in series The control unit and the frequency divider, while the output of the encoder is connected to the first input of the control unit, the second input of which is connected to another output of the dialing set, and the output of the reference oscillator through the frequency divider is connected to; .. the full input of the encoder, and on the receiving side are entered a control unit, a frequency divider and a synchronization unit, while the output of the converter is connected to the first input of the control unit and to the input of the synchronization unit, the output of which is connected to the first input of the frequency divider, the output of which is connected chen to the other input of the decoder, reference oscillator output is connected to the second input of the frequency divider, a third input coupled to an output of the control unit, and the other set of the block output is connected to the second input of the control unit. Sources of information taken into account in the examination 1. US patent number 3233221 ,, CL. 340-147, 1966 (prototype).