Claims (2)
0 элементы И, дешифратор команд, первый вход которого вл етс входом блока, первый выход вл етс первым выходом блока, второй выход соединен с первым входом триггера, выход кото5 рого соединен с первым входом элемента И, выход которого соединен с первым входом счетчика числа тактовых импульсов, выходы которого соединены с входами дешифратора состо нии, выход которого вл етс вторым выходом блока и соединен с первым входом второго элемента И, второй вход которого объединен с г ервым входом триггера, выход второго элемента И вл етс третьим выходом блока, объединенные второй вход дешифратора команды и второй вход элемента И вл ютс вторым входом блока, объединенные третий вход дешифратора команды , второй вход триггера и второй вход числа.тактовых импульсов вл ютс третьим входом блока. На фиг. 1 представлена функциональна схема устройства; на фиг. 2 схема выполнени блока управлени . Устройство содержит первый информационный вход 1, первый линейный блок 2, блок 3 управлени , первый дешифратор 4, выдел ющий команду Запуск и представл ющий собой при кодо-импульсной модул ции сигналов цифровой дешифратор, а при частотном разделении сигналов-полосовой фильтр, блок 5 выделени тактовых импульсов, блок 6 регенерации, представл ющий собой при кодоимпульс ной модул ции триггер, на синхровход которого подаютс импульсы от блока 5 выделени тактовых импульсов а на 0-вход - импульсы синхронизации при частотном разделении сигналов широкополосный усилитель, второй линейный блок 7, первый информационный выход 8 устройства, элемент И 9, управл емую линию 10 задержки, предназ наченную дл согласовани во времени момента окончани передачи собственной информации и момента начала ретрансл ции сообщени последующего устройства, второй дешифратор 1I, предназначенный дл выделени по , следователыюсти Старт, регистр 12 пам ти, предназначенный дл хранени информации устройства и команды Старт, блок 13 установки фазы, предназначенный дл осуществлени по тактовой синхронизации, блок 14 согласовани , представл ющий собой триг гер, на D-вход которого подаютс импульсы с выхода третьего линейного блока 15, а синхровход - импульсы с выхода блока 13 установки фазы,второй информационный вход 16 устройства , аналого-цифровой преобразователь 17, третий информационный вход 18 , устройства, элемент ИЛИ 19, четверты линейный блок 20, второй информационный выход 21 устройства. Кроме того, устройство содержит первый вход 22 блока, дешифратор 2: команды, предназначенньш дл выделени команды Режим синхронизации и Счет Информации ; первый выход 24 блока управлени , второй вход 25 блока управлени , первый элемент И 26, триггер 27, второй элемент И 28, третий вход 29 блока управлени , счетчик 30 числа тактовых импульсов, дешифратор 31 СОСТОЯ1ШЯ, второй 32 и третий 33 выходы блока управлени . Первый вход 1 устройства соединен с зходом первого линeй oгo блока 2, выход которого соединен с первыми входами блока 3 управлени , первого дешифратора 4, блока 5 выделени тактовых импульсов и блока 6 регенерации , выход которого соединен через второй линейный блок 7 с первым входом устройства, второй вход блока 6 регенерации соединен с выходом блока 5 выделени тактовых импульсов, со вторым входом первого дешифратора 4, вторым входом блока 3 управлени , первыми входами элемента И 9, управл емой линии 10 задержки, второго дешифратора 11, регистра 12 и блока 13 установки фазы, второй вход которого соединен с первым выходом блока 3 управлени и вторыми входами элемента И 9 и второго дешифратора 1 Г, а выход соединен с первым входом блока 14 согласовани , третий вход блока 13 установки фазы соединен с вторым входом блока 14 согласовани и выходом третьего линейного блока 15, вход которого соединен со вторым входом 16 устройства , выход блока согласовани соединен со вторым входом управл емой линии 10 задержки и третьим входом второго дешифратора 1I, выход которого соединен с третьим входом управл емой линии 10 задержки, четвертый вход которой соединен с выходом первого дешифратора 4, вторым входом регистра 12 пам ти и с третьим входом блока 3 управлени , второй выход которого соединен с п тым входом управл емой линии 10 задержки и первым входом аналого-цифрового преобразовател 17, второй вход которого вл етс третьим входом 18 устройства , а выход аналого-цифрового преобразовател 17 соединен с т|эетьи 1 входом регистра 12 пам ти, с четвертым входом которого соединен третий выход блока 3 управлени , а выход соединен с первым входом элемента ИЛИ 19, второй вход которого соединен с выходом элемента И 9, третий вход с выходом управл емой линии 10 задержки, а выход соединен через четвертый линейный блок 20 со вторым выходом 21 устройства. В блоке 3 управлени (фиг. 2) первый вход 22 соединен с первым входом дешифратора 23 команды, первый выход которого вл етс первым выходом 24 блока 3 управлени , а вто рой вход соединен со вторым входом 2 блока 3 управлени и с первым входом первого элемента И 26, второй вход которого соединен с выходом триггера 27, первый вход которого соединен с первым входом второго элемента И 28 и со вторым выходом дешифратора 23 команды, третий вход которого соединен с третьим выходом 29 блока 3 управлени , с третьим входом дешифрато ра 23 команды и с первым входом счет чика 30, второй вход которого соединен с выходом элемента И 26, а выходы - со входами дешифратора 31 состо ни , выход которого вл етс вторым выходом второго элемента И 28, выход которого вл етс третьим выходом 33 блока 3 управлени . Работает устройство дл передачи сейсмической информации следующим об . разом. Устройства соединены в последовательную цепь вместе с центральной станцией, на которую передаетс информаци от сейсмодатчиков (геофонов собираема устройствами. Геофоны пре образуют колебани земной коры в ана логовые электрические сигналы, которые подаютс на третий вход 18 каждого устройства, и преобразуютс ана лого-цифровым преобразователем 17 в цифровой код. Перед началом съема информации от центральной станции по даютс команды Запуск, и команды Режим синхронизации и Съем информации , которые передаютс центральной станцией и ретранслируютс кажды устройством. По команде Запуск, выдел емой первым дешифратором 4, на его выходе по вл етс импульс, который поступает на третий вход 29 блока 3 управ лени и сбрасывает дешифратор 23 команды , триггер 27 и счетчик 30 в начальное нулевое состо ние, а также поступает на первый вход регистра 78 12-пам ти, записыва в него последевательность Старт, и поступает на четвертый вход управл емой линии 10задержки, где сбрасьтает в начальное . состо ние все элементы с пам тью . Команда Запуск поэлементно ретранслируетс через второй линейный блок 7 на последующее устройство с задержкой, равной времени обработки в предыдущем устройстве первого бита команды Запуск. За командой Запуск подаетс команда Режим синхронизации. Команда Режим синхронизации выдел етс дешифратором 23 команды и на первом выходе 24 блока 3 управлени по витс сигнал, который разрешает прохождение тактовой частоты через элемент И 9, запрещает работу дешифратора Старт 11и разрешает работу блока установки фазы 13. Тактова частота выдел етс блоком 5 вьщелени тактовых импульсов. Блок 13 установки фазы производит согласование фазы тактовой частоты сигнала с выхода блока 5 выделени тактовых импульсов с фазой каждого импульса синхронизирующей последовательности устройства. Тактова частота и команды восстанавливаютс блоком 6 регенерации, при этом, если используетс частотное разделение, то осуществл етс усиление и восстановление форм сигналов, поступающих на первый вход блока 6 регенерации, а при кодоимпульсном разделении сигналов триггер (представл ющий собой блок регенерации) формирует сигналы, поступающие с выхода линейного блока 2 на D-вход по тактам, задаваемым импульсами, снимаемыми с выхода блока 5 вьвделених тактовых импульсов. За командой Режим синхронизации следует команда Съем информации котора проходит через линейный блок 2, поступает на первый вход 22 блока 3 управлени и выдел етс дешифратором 23 команды. При этом потенциал на первом выходе дешифратора 23 пропадает и этим разблокируетс вход второго дешифратора 11j разреша дешифрацию последовательности Старт и останавливаетс работа блока 13 ус тановки фазы, котора к этому времени устранит рассогласование в фазах, а на втором его выходе по вл етс потенциал , который открывает элемент И 28/ и на Третьем еыходе 33 устройства блоки 3 управлени по вл етс потен циал. Одновременно сигнал со второго выхода дешифратора команды 23 переключает триггер 27, и потенциал с выхода триггера 27 открывает элемент И 26, разреша прохождение через элемент И 26 импульсов тактовой частоты со второго входа 25 блока 3 управлени на второй вход счетчика 30, который начинает эти импульсы отсчитывать . Счетчик 30 отсчитывает число импульсов тактовой частоты, равное величине суммы битов последовательности Старт и битов информационной последовательности. При отсчете данкого числа на выходе дешифратора 31 состо ни фиксируетс потенциал и ,при этом на втором выходе 32 блока 3 управлени по вл етс потенциал, а на третьем выходе 33 снимаетс . Рассмотрим процесс передачи инфор мации по команде Съем информации. Импульс с третьего выхода 33 блока 3 управлени подаетс на четвертый вход регистра 12 пам ти, разреша передачу информации в ней хран щейс по тактам синхрочастоты, подаваемым на второй вход регистра 12 пам ти с выхода блока 5 выделени тактовых импульсов. Информационна последовательность устройства через элемент ИЛИ 19 и четвертый линейный бло 20 подаетс на второй выход 21. В данное устройство через врем , равное времени, определ емому суммой времени обработки первого бита команды Запуск, двойному времени распространени и времени на дешиф .рацию команды Съем информации, начинает по второму входу 16 через третий линейный блок 15 поступать сообщение от последующего устройства в виде последовательности Старт и информации. С выхода блока 14 согласовани последовательность поступает на третий вход дешифратора 11, дешифрируетс и на выходе дешифратора 11 по вл етс потенциал, который подаетс на третий вход управл емой линии 10 задержки. С выхода управл емой линии 10 задержки через элемент ИЛИ 19, четвертый линейный блок 20 и выход 21 информаци ретран слируетс на предшествующее устройство . Таким образом, дл ретрансл ции устанавливаетс в каждом устройстве цель: второй вход 16 - третий линейный блок 15 - блок 14 согласовани с подстройкой фазы блоком 13 установки фазы - управл ема лини 10 задержки - элемент ИЛИ 19 - четвертый линейный блок 20 - второй выход 21, По импульсу со второго выхода блока 3 управлени по первому входу на аналого-цифровой преобразователь 17 подаетс разрешение записи в регистр 12 пам ти по третьему входу новой информации, поступающей по третьему входу 18 устройства, котора будет передана при очередном поступлении команд Запуск и Съем информации после получени центральной станцией информации от всех устройств. В предлагаемом устройстве реализовано два сиплексных канала передачи - канал дл передачи синхрочастоты и команд и канал дл передачи информации сейсмодатчиков. Это достигнуто за счет изменени процедуры обмена и управлени передачей сообщений путем исключени детектора потери данных . При этом исключена веро тность наводки в детекторе отсутстви данных ложной информации. Формула изобретени 1. Устройство дл передачи сейсмической информации, содержащее линейные блоки дешифраторы, блок управлени , регистр пам ти, блок установки фазы, управл емую линию задержки , отличающеес тем, что с целью повьшени достоверности передачи, в него введены блок согласовани , аналого-цифровой преобразователь , блок выделени тактовых импульсов , блок регенерации, элементы И и ИЛИ, дополнительные линейные блоки , вход первого линейного блока вл етс первым информационным входом устройства, выход соединен с первыми входами блока управлени , первого шиф ратора, блока выделени тактовых импульсов и блока регенерации, выход которого соединен с входом второго линейного блока, выход которого вл етс первым информационным выходом устройства, выход блока тактовых импульсов соединен с вторыми входами блока регенерации, первого шифратора, блока управлени , с первыми входами элемента И, регистра пам ти,управл емый линии задержки, второго дешифратора , блока установки фазы, второй вход которого объединен с первым входом блока согласовани и соединен с выходом третьего линейного блока, вход которого вл етс вторым информационным входом устройства, выход блока установки фазы со.единен с втор входом блока согласовани , выход которого соединен с вторыми объединенными входами управл емой линии задер ки и второго дешифратора, выход кото рого соединен с третьим входом управ л емой линии задержки, четвертый вхо которой объединен с вторым входом ре гистра пам ти, с третьим входом блок управлени и соединен с выходом первого дешифратора, выход управл емой .линии задержки соединен с вторым входом элемента ИЛИ, третий вход которого соединен с выходом регистра пам ти, а выход соединен с входом четвертого линейного блока, выход которого вл етс вторым информацион ным выходом устройства, третий информационный вход устройства соединен с первым входом аналого-цифрового преобразовател , выход которого соединен с третьим входом регистра пам ти, первый выход блока управлени соединен с объединенными третьитми входами блока установки фазы, второго шифратора, вторым входом элемента И, второй выход соединен с п тым входомуправл емой линии задержки и с вторым входом аналогоцифрового преобразовател , третий выход соединен с четвертым входом регистра пам ти. 2. Устройство дл передачи сейсмической информации по п. 1, отличающеес там, что блок управлени содержит дешифратор состо ни , триггер, счетчик числа тактовых импульсовJэлементы И, дешифратор команд, первый вход которого вл етс входом блока, первый выход вл етс первым выходом блока, второй выход соединен с первым входом триггера, выход которого соединен с первым входом элемента И, выход которого соединен с первым входом счетчика -числа тактовых импульсов, выходы которого соединены с входами дешифратора состо ний, выход которого вл етс вторым выходом блока и с первым входом второго элемента И, второй вход которого объединен с первым входом триггера, выход второго элемента И вл етс третьим выходом блока, объединенные второй вход дешифратора команды и второй вход элемента И вл ютс вторым входом блока, объединенные третий вход дешифратора команды, второй вход триггера и второй вход числа тактовых импульсов вл ютс третьим входом блока. Источники информации, прин тые во внимание при экспертизе 1. Патент Франции № 2036151, кл. G 01 V 1/00, опублик. 1974. 0 elements And, the decoder commands, the first input of which is the input of the block, the first output is the first output of the block, the second output is connected to the first input of the trigger, the output of which is connected to the first input of the And element, the output of which is connected to the first input of the clock number counter pulses, the outputs of which are connected to the inputs of the state decoder, the output of which is the second output of the block and connected to the first input of the second element AND, the second input of which is combined with the first input of the trigger, the output of the second element AND retim output of the combined second input command decoder and a second input of the AND block are the second input, third input of the combined command decoder, a second input and a second input trigger pulses are chisla.taktovyh third input block. FIG. 1 shows a functional diagram of the device; in fig. 2 is a control unit execution circuit. The device contains the first information input 1, the first linear block 2, the control block 3, the first decoder 4, which selects the Start command and the digital decoder for code-pulse modulation of signals, and for frequency-division signals, a band-pass filter, block 5 clock pulses, regeneration block 6, which is a trigger for pulse-width modulation, the synchronous input of which is supplied by pulses from the pulse extraction block 5, and to the 0 input is synchronization pulses during frequency division of the signal a wideband amplifier, second linear unit 7, first information output 8 of the device, element 9, controlled delay line 10 intended to coordinate in time the end of the transmission of its own information and the start of retransmission of the subsequent device message, the second decoder 1I designed for allocation by, succession Start, memory register 12, intended for storing device information and Start commands, phase setting unit 13, implemented for clock synchronization onization, the matching unit 14, which is a trigger, to the D input of which pulses are output from the third linear unit 15, and the synchronous input pulse from the output of the phase setting unit 13, the second information input 16 of the device, the analog-digital converter 17, the third information input 18, devices, element OR 19, quarters linear block 20, second information output 21 of the device. In addition, the device contains the first block input 22, a decoder 2: commands, intended for selecting the command Synchronization Mode and Information Account; the first output 24 of the control unit, the second input 25 of the control unit, the first element I 26, the trigger 27, the second element I 28, the third input 29 of the control unit, the counter 30 of the number of clock pulses, the decoder 31 STATE1, the second 32 and the third 33 outputs of the control unit. The first input 1 of the device is connected to the start of the first line of the 2nd unit 2, the output of which is connected to the first inputs of the control unit 3, the first decoder 4, the clock selection unit 5 and the regeneration unit 6, the output of which is connected through the second linear unit 7 to the first input of the device, the second input of the regeneration unit 6 is connected to the output of the clock extraction unit 5, with the second input of the first decoder 4, the second input of the control unit 3, the first inputs of the AND 9 element, the controlled delay line 10, the second decoder 11, register 1 2 and the phase setting unit 13, the second input of which is connected to the first output of the control unit 3 and the second inputs of the element 9 and the second decoder 1 G, and the output is connected to the first input of the matching unit 14, the third input of the phase setting unit 13 is connected to the second input of the unit 14 matching and the output of the third linear unit 15, the input of which is connected to the second input 16 of the device, the output of the matching unit is connected to the second input of the controlled delay line 10 and the third input of the second decoder 1I, the output of which is connected to the third control input delay line 10, the fourth input of which is connected to the output of the first decoder 4, the second input of the memory register 12 and the third input of the control unit 3, the second output of which is connected to the fifth input of the controlled delay line 10 and the first input of the analog-digital converter 17, the second input of which is the third input 18 of the device, and the output of the analog-digital converter 17 is connected to the t | e and 1 input of the memory register 12, to the fourth input of which the third output of the control unit 3 is connected, and the output is connected to the first input OR 19, the second input of which is connected to the output of the element AND 9, the third input with the output of the controlled delay line 10, and the output connected through the fourth linear unit 20 to the second output 21 of the device. In the control unit 3 (FIG. 2), the first input 22 is connected to the first input of the command decoder 23, the first output of which is the first output 24 of the control unit 3, and the second input is connected to the second input 2 of the control unit 3 and to the first input of the first element And 26, the second input of which is connected to the output of the trigger 27, the first input of which is connected to the first input of the second element 28 and the second output of the command decoder 23, the third input of which is connected to the third output 29 of the control unit 3, to the third input of the decoder 23 command and with the first entrance with the sensor 30, the second input of which is connected to the output of the element AND 26, and the outputs to the inputs of the state decoder 31, the output of which is the second output of the second element 28, whose output is the third output 33 of the control unit 3. The device operates to transmit seismic information as follows. at once. The devices are connected in series with the central station, to which information is transmitted from seismic sensors (geophones are collected by devices. Geophones transform the earth's crust oscillations into analog electrical signals that are fed to the third input 18 of each device, and are converted by an analog-digital converter 17 To start the retrieval of information from the central station, Start commands are given, and the Synchronization Mode and Data Acquisition commands, which are transmitted by the central station and Relayed by each device. On the Start command, allocated by the first decoder 4, a pulse appears at its output, which arrives at the third input 29 of control unit 3 and resets the command decoder 23, trigger 27 and counter 30 to the initial zero state, and also arrives at the first input of register 78 of 12 memory, writing the Start sequence into it, and enters the fourth input of the controlled delay line 10, where it resets to the initial one. state all items with memory. The Start command is relayed element by element through the second linear block 7 to the subsequent device with a delay equal to the processing time in the previous device of the first bit of the Start command. Following the Start command, a Sync Mode command is given. The command synchronization mode is allocated by the command decoder 23 and a signal is output on the first output 24 of the control unit 3 that allows the clock frequency to pass through the AND 9 element, disables the operation of the decoder Start 11, and enables the phase setting unit 13. The clock frequency is extracted by the clock block 5 pulses. The phase setting unit 13 matches the phase of the clock frequency of the signal from the output of the clock extraction unit 5 to the phase of each pulse of the device’s synchronization sequence. The clock frequency and commands are restored by the regeneration unit 6, in this case, if frequency division is used, amplification and restoration of the waveforms received at the first input of the regeneration unit 6 is carried out, and when the pulse-pulse signal is separated, the trigger (which is the regeneration unit) generates signals coming from the output of the linear unit 2 to the D-input at the cycles specified by the pulses taken from the output of the block 5 in the allocation of clock pulses. For the Synchronization mode command, the Information removal command that passes through the linear block 2, enters the first input 22 of the control block 3, and is allocated by the decoder 23 of the command. At the same time, the potential at the first output of the decoder 23 disappears and this unlocks the input of the second decoder 11j to enable deciphering of the Start sequence and stops the operation of the phase setting unit 13, which by this time will eliminate the phase error, and at its second output there appears a potential that opens element E28 / and, at the Third Exit 33 of the device, control units 3 appear potential. At the same time, the signal from the second output of the decoder command 23 switches the trigger 27, and the potential from the output of the trigger 27 opens the element 26, allowing the clock frequency from the second input 25 of the control unit 3 to the second input of the counter 30, which starts these pulses to count . Counter 30 counts the number of clock pulses equal to the sum of the bits of the Start sequence and the bits of the information sequence. When counting the number at the output of the state decoder 31, the potential is fixed and, at the same time, a potential appears at the second output 32 of the control unit 3, and is removed at the third output 33. Consider the process of transferring information at the command information collection. The pulse from the third output 33 of the control unit 3 is applied to the fourth input of the memory register 12, permitting the transmission of information stored in clock cycles to the second input of the memory register 12 from the output of the clock extraction unit 5. The information sequence of the device through the element OR 19 and the fourth linear block 20 is fed to the second output 21. In this device, after a time equal to the time determined by the sum of the processing time of the first bit of the Start command, the double propagation time and the time to decrypt starts at the second input 16 through the third linear block 15 to receive a message from the subsequent device in the form of a Start sequence and information. From the output of the matching unit 14, the sequence is fed to the third input of the decoder 11, it is decrypted, and at the output of the decoder 11, a potential appears that is fed to the third input of the controlled delay line 10. From the output of the controllable delay line 10 through the element OR 19, the fourth linear unit 20 and the output 21, the information is retransmitted to the previous device. Thus, for retranslating, a target is established in each device: the second input 16 — the third linear unit 15 — the matching unit 14 with phase adjustment by the phase setting unit 13 — the controllable delay line 10 — the element OR 19 — the fourth linear unit 20 — the second output 21 The pulse from the second output of the control unit 3 via the first input to the analog-to-digital converter 17 is fed to write to the memory register 12 via the third input of the new information received via the third input 18 of the device, which will be transmitted on the next arrival uu Run commands and information Sh central station after receiving information from all devices. In the proposed device, two transmission channels are implemented: a channel for transmitting the synchronization frequency and commands and a channel for transmitting information of seismic sensors. This is achieved by changing the procedure for exchanging and controlling the transmission of messages by eliminating the data loss detector. In this case, the probability of a pickup in the detector of the absence of false information data is excluded. Claim 1. Device for transmitting seismic information, comprising linear blocks decoders, control unit, memory register, phase setting unit, controlled delay line, characterized in that, in order to increase the reliability of the transmission, an analog-to-digital matching unit is entered into it converter, clock selection unit, regeneration unit, AND and OR elements, additional line units, input of the first line unit is the first information input of the device, the output is connected to the first inputs and a control unit, a first encoder, a clock extraction unit, and a regeneration unit, the output of which is connected to the input of the second linear unit, the output of which is the first information output of the device, the output of the clock unit, is connected to the second inputs of the regeneration unit, the first encoder, the control unit , with the first inputs of the And memory register, controlled by the delay line, the second decoder, the phase setting unit, the second input of which is combined with the first input of the matching unit and connected to the output The third linear unit, the input of which is the second information input of the device, the output of the phase setting unit is connected to the second input of the matching unit, the output of which is connected to the second combined inputs of the controlled delay line and the second decoder, the output of which is connected to the third input A delay line, the fourth input of which is combined with the second input of the memory register, with the third input of the control unit and connected to the output of the first decoder, the output of the controlled delay line is connected to the second input OR, the third input of which is connected to the output of the memory register, and the output is connected to the input of the fourth linear block, the output of which is the second information output of the device, the third information input of the device is connected to the first input of the analog-digital converter, the output of which is connected to the third the memory register input, the first output of the control unit is connected to the combined third inputs of the phase setting unit, the second encoder, the second input of the And element, the second output is connected to the fifth input of the controlled delay and with the second input of the analog-digital converter, the third output is connected to the fourth input of the memory register. 2. A device for transmitting seismic information according to claim 1, characterized in that the control unit contains a state decoder, a trigger, a count of a number of clock pulses and elements, a command decoder, the first input of which is the input of the unit, the first output is the first output of the unit, the second output is connected to the first input of the trigger, the output of which is connected to the first input of the element I, the output of which is connected to the first input of the counter — the number of clock pulses, the outputs of which are connected to the inputs of the state decoder, the output of which is the second output of the block and with the first input of the second element I, the second input of which is combined with the first input of the trigger, the output of the second element I is the third output of the block, the combined second input of the command decoder and the second input of the element I are the second input of the block the instruction decoder input, the second trigger input and the second clock count input are the third input of the block. Sources of information taken into account in the examination 1. French patent number 2036151, cl. G 01 V 1/00, pub. 1974.
2. Авторское свидетельство СССР по за вке К 2734351/24 ,кл. G 08 С 19/28, 1979 (прототип).2. USSR author's certificate in application K 2734351/24, cl. G 08 C 19/28, 1979 (prototype).
uz.1uz.1
(Риг. 2(Reg. 2