Claims (2)
Дл того в устройство дл приема аналоговых сообщений, содержащее последовательно соединенные блок предварительного усилени и селекции, и блок согласованной фильтрации, первый решающий блок, преобразователь код-напр жение, а также источник тактовых им.пульсов, введен между выходами блока согласованной фильтрации и входами первого решающего блока блок коммутации, между выходами первого рещающего блока и управл ющими входам,и блока коммутации - последовательно соединенные блок пам ти и блок управлени коммутацией, мв-жду выходами блока сог--ласованной фильтрации и управл ющими входами блока управлени коммутацией - последовательно соединенные второй решающий блок, блок сравнени , элемент И, счетчик и дешифратор, а между инверсным ВЫХОДОМ блока сравнени и входами сброса счетчика и управлени записью блока пам ти - соответствующие элементы И, при этом вторые входы блока сравнени подключены к выходам первого решающего блока , входы преобразовател код-напр жение подключены к выходам блока пам ти, а другие входы элементбЪ И и входы синхронизации решающих блоков подключены к выходу источника тактовых импульсов. На чертеже изображена структурна электрическа схема предложенного устройства . Устройство содержит последовательно соединенные блок 1 предварительного уси . лени и селекции, блок 2 согласованной фильтрации, блок коммутации 3, первый рещающий блок 4, блок пам ти 5 и преобразователь 6 код-напр жение. Выходы блока пам ти 5 через блок 7 управлени коммутацией подключены к управл ющим входам блока коммутации 3. Между выходами блока 2 и управл ющими входами блока 7 включены последовательно соединенные второй рещающий блок 8, блок сравнени 9, элемент И 10, счетчик 11 и дещифратор 1-2 а между инверсным выходом блока сравнени 9 и входами сброса счетчика 11 и управлени записью блока пам ти 5 - соответству1ющиё элементы И 13 и 14, при этом вторые входы блока сравнени 9 подключены к выходам первого рещающего блока 4, а другие входы элементов И 10, 13, 14 и входы синхронизации рещарщих блоков 4 и 8 подключены к выходу источника 15 тактовых импульсов (на чертеже не показан). Устройство работает следующим образом. В начальный момент времени входной сигнал через блок 1 предварительного усилени и селекции и блок 2 согласованной фильтрации поступает одновременно на входы второго рещающего блока 8 и через блок коммутации 3, все ключи которого в начальный момент замкнуты, на входы первого решающего блока 4. В случае приема одного из сигналов ансамбл , в тактовый момент на выходе соответствующего фильтра блока 2 согласованной фильтрации по вл етс импульс большой амплитудь, сбот- ветствующий пику автокоррел ционной функции прин того щумоподобного сигнала (ШПС), на выходе остальных фильтров по вл етс напр жение помех; первый решающий блок 4 и второй рещающий блок 8 по номеру канала с максимальным напр жением определ ют, какой из ШПС ансамбл был передан. Далее, решени о номере переданного сигнала, прин тые в первом и втором рещающих блоках 4 и 8, сравниваютс между собой в блоке сравнени 9. При совпадении. рещений о номере переданного ЩПС, вынесенных решающими блоками 4, 8, блок сравнени 9 вырабатывает сигнал «числа равны , который далее по инверсному выходу поступает через элемент И 14 на вход управлени записью блока пам ти 5 и служит разрещением дл записи номера прин того ШПС в блок пам ти 5 с выхода первого решающего блока 4. В блоке пам ти 5 сигнал хранитс до прихода следующего импульса , разреша,ющего запись сигнала в блок пам ти 5. Одновременно с записью номера прин того сигнала в блок па.м ти 5 сигнал по своему каналу поступает на вход блока 7 управлени коммутацией. Блок 7 управлени коммутацией автоматически определ ет номера 3-х каналов, прием сигналов в которых с большей веро тностью ожидаетс на следующем тактовом интервале времени, и вырабатывает управл ющие работой блока коммутации 3 команды, поступающие на управл ющий вход блока коммутации 3. В блоке коммутации 3 по этим командам замыкаютс три коммутатора, подключа тем самым три кана.ла на входы первого решающего блока 4. Таким образом, в режиме слежени устройство работает следующим образом: решающие блоки 4 и 8 определ ют номера каналов с максимальным напр жением, причем второй решающий блок 8 выносит рещение по всему N возможным ШПС, ансамбл , а первый рещающий блок 4 - только по трем наиболее веро тным после последнего прин того сигнала. В блоке сравнени 9 номера распознанных решающими блоками 4 и 8 сигналов сравниваютс , и, если номера совпали, прин тый ШПС хранитс в блоке пам ти 5 до прихода следующего правильного прин того сигнала, а также по нему в блоке 7 управлени коммутацией определ ютс три следующих наиболее веро тных сигнала. Сигнал с выхода блока пам ти 5 поступает в преобразователь б «код-напр жение дл восстановлени исходного сигнала . Работа устройства синхронизирована тактовыми импульсами, вырабатываемыми источником 15 тактовых импульсов, совпадающих во времени с моментом максимума выходного напр жени блока 2 согласованной фильтрации. При наличие интенсивнь1Х помех на входе устройства возможны неправильные срабатывани решающих блоков 4 и 8. При этом возможны следующие ситуации: 1) второй решающий блок 8 определил номер прин того ШПС неправильно, а первый рещающий блок 4 правильно, 2) оба блока 4 и 8 определили сигнал неверно, но одинаково. В первом случае в блоке сравнени 9 определ етс несовпадение рещений о номере прин того сигнала рец:ающими блоками 4 и 8, и в тактовый момент на пр мом выходе блока сравнени 9 вырабатываетс команда «числа не равны, котора через элемент И 10 поступает на счетный вход двоичного счетчика 11. В блоке пам ти 5 в этом случае хранитс последний правильно прин тый сигнал. Двоичный счетчик 11 подсчитывает количество подр д поступающих импульсов по счетному входу и обнул етс импульсом , поступающим от блока сравнени 9 через элементИ 13 по входу сброса. Сигнал с выхода счетчика 11 поступает на дещифратор 12, в котором определ етс количество подключаемых к первому решающему блоку 4 каналов при каждом несовпадении решений , принимаемых в рещающих блоках 4 и 8, т. е. при каждой ощибке. Например, при одном несовпадении дещифратор 12 выдает команду «5, при двух несовпадени х -. «7 и т. д. до тех пор, пока не замкнутс все ключи блока коммутации 3. Команды с выхода де1нифратора 12 поступают на управл ющий вход блока 7 управлени коммутацией . В блоке 4 по управл ющим командам с выхода дешифратора 12 и по входному сигналу с выхода блока пам ти 5 вычисл ютс номера ключей, замыкаемых на каждом последующем тактовом интервале времени. В этом случае, если решающие блоки 4 и 8 определ ли сигнал неверно, но одинаково , так что блок сравнени 9 выдал команду «числа не равны, то устройство один тактовый интервал работает так же, как в режиме слежени . Однако уже на следующем интервале ошибка обнаруживаетс и устройство работает по второму варианту - в режиме обнаруженной ошибки. Предложенное устройство по сравнению с известным обладает более высокой помехоустойчивостью , а пороговое отношение энергии, затрачиваемой на передачу одной выборки сигнала, к спектральной плотное ти помех дл р да сообндений меньше в два раза. Формула изобретени Устройство дл приема аналоговых сообщений , содержащее последовательно соединенные блок предварительного усилени и селекции и блок согласованной фильтрации, первый решающий блок, преобразователь код-напр жение, а также источник тактовых импульсов, отличающеес тем, что, с целью повышени помехоустойчивости по отношению к аддитивным помехам, в него введен между выходами блока согласованной фильтрации и входами первого решающего блока блок коммутации, между выходами первого решающего блока и управл ющими входами блока коммутации - последовательно соединенные блок пам ти и блок управлени коммутацией, между выхода.ми блока согласованной фильтрации и управл ющими входами блока управлени коммутацией - последовательно соединенные второй решающий блок, блок сравнени , элемент И, счет-, чик и дeнJифpaтop, а между инверсным выходом блока сравнени и входами сброса счётчика и управлени записью блока пам ти- соответствующиеэлементы И, при этом вторые входы блока сравнени подключены к выходам первого решающего блока , входы преобразовател код-напр жение подключены к выходам блока пам ти, а другие входы элементов И и входы синхронизации решающих блоков подключены к выходу источника тактовых импульсов. Источники информации, прин тые во внимание при экспертизе 1.Кор и др. Импульсна УКВ станци , используюша шумоподобные сигналы. - «Зарубежна радиоэлектроника, 1966, № 4, с. 20-31, рис. 1. For a device for receiving analog messages, containing a series-connected pre-amplification and selection unit, and a matched filtering unit, the first decision unit, a code-voltage converter, as well as a source of clock pulses, are entered between the outputs of the matched filtering unit and the inputs of the first the decision block switching unit, between the outputs of the first decision block and the control inputs, and the switching unit - serially connected memory block and switching control unit, waiting for the outputs the locally coherent filtering and control inputs of the switching control unit are the second crucial deciding unit, the comparison unit, AND element, counter and decoder, and the corresponding AND elements between the inverse OUTPUT of the comparison unit and the memory reset and control inputs of the memory block. , while the second inputs of the comparison unit are connected to the outputs of the first decision block, the inputs of the code-voltage converter are connected to the outputs of the memory block, and the other inputs of the AND block and the synchronization inputs of the decision blocks connected to the output of the clock source. The drawing shows a structural electrical circuit of the proposed device. The device contains series-connected preliminary usi unit 1. laziness and selection, matched filtering unit 2, switching unit 3, first decisive unit 4, memory unit 5, and code-to-voltage converter 6. The outputs of the memory block 5 through the switching control block 7 are connected to the control inputs of the switching block 3. Between the outputs of block 2 and the control inputs of block 7, the second decisive block 8, comparison block 9, element 10, counter 11 and decipher 1 are connected in series -2 A between the inverse output of the comparison unit 9 and the reset inputs of the counter 11 and the control of the recording of the memory block 5 are the corresponding elements AND 13 and 14, while the second inputs of the comparison unit 9 are connected to the outputs of the first decisive block 4 and the other inputs of the AND elements 10 , 13, 14 and in ode rescharschih sync blocks 4 and 8 are connected to the output of the source 15 of clock pulses (not shown in the drawing). The device works as follows. At the initial time, the input signal through the pre-amplification and selection unit 1 and the matched filtering unit 2 are fed simultaneously to the inputs of the second decisive block 8 and through the switching unit 3, all keys of which are closed at the initial moment, to the inputs of the first decision block 4. In the case of reception one of the ensemble signals, at the clock moment at the output of the corresponding filter of block 2 of matched filtering, a large amplitude pulse appears, corresponding to the peak of the autocorrelation function of the received noise-like sy Nala (PNS), the output of the remaining filter is a voltage noise voltage; The first decisive block 4 and the second decisive block 8 determine by the channel number with the maximum voltage, which of the PSS ensemble has been transmitted. Further, the decisions about the number of the transmitted signal, made in the first and second decisive blocks 4 and 8, are compared with each other in the comparison block 9. If a match occurs. decisions about the number of the transmitted CRS, made by the decisive blocks 4, 8, the comparison block 9 generates a signal "the numbers are equal, which then goes through the inverted output through the AND 14 element to the recording control input of the memory block 5 and serves as a resolution for recording the received PSS number the memory block 5 from the output of the first decisive block 4. In the memory block 5, the signal is stored until the next pulse arrives, allowing the signal to be written to the memory block 5. Simultaneously with the recording of the received signal number in the block 5, the signal is your channel is input 7 Lok control switching. The switching control unit 7 automatically determines the numbers of the 3 channels, the reception of signals in which is more likely to be expected at the next clock time interval, and generates commands for controlling the operation of the switching unit 3 and arriving at the control input of the switching unit 3. In the switching unit 3, these commands close three switches, thereby connecting three channels to the inputs of the first decision unit 4. Thus, in the tracking mode, the device works as follows: decision blocks 4 and 8 determine the channel numbers with the maximum voltage, the second decision block 8 makes a decision on all N possible PSSs, the ensemble, and the first decisive block 4 makes only three of the most probable after the last received signal. In the comparison block 9, the numbers of the signals recognized by the decision blocks 4 and 8 are compared, and if the numbers match, the received PSS is stored in memory 5 until the next correct received signal arrives, and the next three are determined by it in the control switching block 7 most likely signal. A signal from the output of the memory block 5 is fed to a code-voltage converter b for restoring the original signal. The operation of the device is synchronized with clock pulses generated by a source of 15 clock pulses coinciding in time with the instant of maximum output voltage of unit 2 matched filtering. If there is intense interference at the device input, the triggered blocks 4 and 8 may not work properly. The following situations are possible: 1) the second crucial block 8 determined the number of the received PSS incorrectly, and the first decisive block 4 correctly, 2) both blocks 4 and 8 determined the signal is wrong, but the same. In the first case, in the comparison block 9, the discrepancy between the decisions about the number of the received signal by the repeating blocks 4 and 8 is determined, and at the clock moment at the direct output of the comparison block 9 a command is generated that the numbers do not equal, which through the AND 10 element arrive at the counting input of binary counter 11. In this case memory unit 5 stores the last correctly received signal. Binary counter 11 counts the number of additional incoming pulses at the counting input and is zeroed by a pulse from comparison unit 9 through element 13 at the reset input. The signal from the output of counter 11 goes to decipher 12, which determines the number of 4 channels connected to the first crucial unit at each discrepancy of decisions made in decisive blocks 4 and 8, i.e. at each error. For example, with one mismatch, decipher 12 issues the command "5, with two mismatches, -. "7, etc., until all the keys of switching unit 3 are closed. Commands from the output of decimator 12 arrive at the control input of the switching control unit 7. In block 4, the keys from the output of the decoder 12 and the input signal from the output of the memory block 5 are used to calculate the numbers of the keys locked at each subsequent clock time interval. In this case, if the decisive blocks 4 and 8 determined the signal incorrectly, but in the same way, so that the comparison block 9 issued the command "the numbers are not equal, then the device one clock interval works in the same way as in the tracking mode. However, already at the next interval, an error is detected and the device operates according to the second variant — in the mode of the detected error. The proposed device in comparison with the known one has a higher noise immunity, and the threshold ratio of the energy expended in transmitting one signal sample to the spectral density of interference for a number of messages is less than two times. An apparatus for receiving analog messages, comprising a series-connected pre-amplification and selection unit and a matched filtering unit, a first decision unit, a code-voltage converter, and a clock source, characterized in that, in order to improve noise immunity with respect to additive interference, it is inserted between the outputs of the matched filtering unit and the inputs of the first decision unit switching unit, between the outputs of the first decision unit and the control inputs switching unit - serially connected memory unit and switching control unit, between the outputs of the matched filtering unit and control inputs of the switching control unit - serially connected second crucial unit, comparison unit, element AND, counter, ticker and dentifr; inverse output of the comparison unit and the reset inputs of the counter and the control of the memory block, the corresponding elements AND, the second inputs of the comparison unit are connected to the outputs of the first decision unit, the inputs of the code-nap converter voltage connected to the outputs of the memory unit, and the other inputs of AND gates and inputs of the synchronization decision block connected to the output of the clock source. Sources of information taken into account in the examination 1. Cor. Et al. Pulsed VHF station using noise-like signals. - “Foreign Radioelectronics, 1966, No. 4, p. 20-31, fig. one.
2.Шумоподобные сигналы в системах передачи информации. Под ред. Пестр кова В. Б., М., «Сов. радио, 1973, с. 349.2. Noise-like signals in information transmission systems. Ed. Pestr Kova V. B., M., “Owls radio, 1973, p. 349.