SU696462A1 - Корректирующее устройство - Google Patents

Корректирующее устройство

Info

Publication number
SU696462A1
SU696462A1 SU762358111A SU2358111A SU696462A1 SU 696462 A1 SU696462 A1 SU 696462A1 SU 762358111 A SU762358111 A SU 762358111A SU 2358111 A SU2358111 A SU 2358111A SU 696462 A1 SU696462 A1 SU 696462A1
Authority
SU
USSR - Soviet Union
Prior art keywords
inputs
recovery
output
block
input
Prior art date
Application number
SU762358111A
Other languages
English (en)
Inventor
Константин Константинович Ещин
Анатолий Кузьмич Заволокин
Виталий Иванович Заровский
Алексей Алексеевич Мошков
Игорь Федорович Мусатов
Валенсия Ивановна Рейнер
Евгения Кирилловна Юферова
Original Assignee
Предприятие П/Я Г-4677
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я Г-4677 filed Critical Предприятие П/Я Г-4677
Priority to SU762358111A priority Critical patent/SU696462A1/ru
Application granted granted Critical
Publication of SU696462A1 publication Critical patent/SU696462A1/ru

Links

Landscapes

  • Hardware Redundancy (AREA)

Description

(54) КСРРЕКТИРУКЩБЕ УСТРОЙСТВО

Claims (3)

  1. Изобретение относитс  к области цифровой вычислительной техники и может быть использовано, например, в цифровых вычислительных машинах. Известно корректирующее устройство, содержащее многовходовые элементы И, выходы которых подключень к элементу . ИЛИ, а входы соединены с соответствующими входными шинами l. Недостаток устройства заключаетс  в его сложности, так как числа элементов И и число входов элементов И, ИЛИ велико Наиболее близким техническим решением к данному изобретению  вл етс  корректирующее устройство, содержащее восстанавливающие блоки и выходной элемент И 2. Недостаток устройства - сложность вы полнени  блока коммутации, особенно при увеличении числа корректируемых ошибок. Цель изобретени  - повышение надежности и упрощение устройства. Поставленна  цель достигаетс  тем, что в корректирующем устройстве выходы восстанавливающих блоков подключены к входам выходного И, соответ ствующие нечетные входы каждого восстанавливающего блока соединены между собой , а каждый четный вход данного восстанавливающего блока соединен с последующим четным входом последующего восстанавливающего блока, а также тем, что оно содержит два восстанавливающих блока , каждый ИЗ которых содержит три двухвходовых элемента И, выходы которых соединены , со входами элемента ИЛИ, а также т&л, что оно содержит три восстанавливающих блока, каждый из которых содержит четыре двухвходовых элемента И, выходы которых соединены со входами элемента ИЛИ. На фиг. 1 приведена обща  блок схема, корректирующего устройства, исправл ющего любые р кратные ошибки (р$3).., На фиг. 2 - представлена блок-схема корректирующего устройства пл  исправлени  любых двухкратных ои)ибок. На фиг. 3 представлена блок-схема корректирующего устройства дл  исправле ни  любых 3-х кратных ошибок. Корректирующее устройство на фиг. 1 со держит входы 1 т12 восстанавливающие блоки 2-1 i-2p выходной элемент ИЛР1 3, Корректирующее устройство на фиг. 2 содержит в каждом восстанавливающем блоке двухвходовые элементы И 4. 4-4 и элементы ИЛИ 5. Корректирующее устройство .на фиг. 3 содержит в каждом восстанавливающем блоке двухвходовые элементы И 4. 74. и элемент ИЛИ 5. Соответствующие нечетные входы всех восстанавливающих блоков 2 -i-2 р соединены , а каждый четный вход номером 2 каждого восстанавливающего блока 2; соединен с последующим четнЫм входом 2- +2 последующего, блока 2; (причем сумма + 2 беретс  по модулю 2р-н2). Корректирующее устройство, работает следующим образом. Каждый восстанавливающий блок (фиг. 1) формирует на выходе сигнал i в том случае, если хот - бы на одной паре смежных вхо дов (нечетного и следующего за ним чет ного) этого блока возникли сигналы 1 При наличии на входах 1 4 зр+гУ- ства р ошибок вида l-O, в каждом восстанавливающем блоке найдетс  по крайней мере одна така  пара смежных входов, на которых присутствует сигнал 1. Таким образом, на выходах всех восстанавливающих блоков 2 р сформированы сигналы I, и на выходе элемента ИЗ также по витс  сигнал 1. При наличии на входах 1 41jip.2ycTройства р ошибок вида О-, по крайней мере в одном восстанавливающем блоке 2 -т-2р ни на одной паре смежных входов не будет двух сигналов 1 и этот восстанавливающий блок сформирует на выходе сигнал О. При э.том на выходе выходного элемента И 3 также по витс  сигнал О. В устройстве, предстаьтенном на фиг. в каждом из двух восстанавливающих блоков 2ц 4 22 кажда  пара смежных вхо дов подключена ко входам одного элемен та И 4, и сигнал 1 на выходе восстанавливающего блока формируетс  при по  лении сигналов на входах по крайней мере одного элемента И 4. При наличии на входах двух или менее ошибок типа в каждом из восстанавливающих блоков 2 2 ошибки по в тс  на входах не более чем двух элементов И 4, и по крайней мере один элемент И 4 в каждом блоке сформирует на иыходе сигнал 1, При наличии на входах двух или менее ощибок типа , еспи эти ошибки в одном из восстанавливающих блоков, например 2,,( по в тс  на входах одного элемента И 4, то в другом восстанавливающем блоке 22 они об зательно по в тс  на входах разных элементов И 4, и на выходе этого восстанавливающего блока 2J по витс  сигнал О. Это вызывает по вление сигнала О, на выходе выходного элемента ИЗ. Устройство, представленное на фиг. 3, работает аналогично, исправл   ошиб1ш кратности р 3. Использование данного изобретени , предназначенного дл  работы с кодами, имеющими четное кодовое рассто ние и позвол ющими исправл ть ошибки кратности р и обнаруживать ошибки более высокой кратности, дает возможность пост роить значительно более простую и надежную схему, чем известные устройства. Упрощение схемы, ведет к уменьшению количества электронного оборудовани , снижению стоимости и увеличению надежности . Формула изобретени  1. Корректирующее устройство, содержащее восстанавливающие блоки и выходной элемент И, отличающеес  тем, что, с целью повьпиени  надежности и упрощени  устройства, в нем выходы восстанавливающих блоков подключены к входам выходного элемента И, соответст вующие нечетные Bxbz&i каждого восстанавливающего блока соединены между собой , а каждый четный вход данного восстанавливающего блока соединен с последующим четным входом последующего восстанавливающего блока.
  2. 2. Корректирующее устройство по п. 1, отличающеес  тем, что оно содержит два восстанавливающих блока, каждый из которых содержит три двухвходовых элемента И, выходы которых соединены со входами элемента ИЛИ.
  3. 3. Корректирующее устройство по п. 1, отличающеес  тем, что оно со56 держит три восстанавливающих блока, каждый из которых содерионт четыре двухвходовых элемента И, выходы которых соединены со входами элемента ИЛИ. Источники информации, прин тые во внимание при экспертизе
    2,
    vJlJ У
    9ve.i 62 1.Доманицкий С. М. Построение надежных логических устройств. М., Энерги , 1971, с. 74, рис. 3.8 а. 2.Авторское свидетельство СССР № 318029, кл. q 06 F 11/00, 1970 (прототип).
    г-JTL сЭЙ
    696462
    r
    d
SU762358111A 1976-04-21 1976-04-21 Корректирующее устройство SU696462A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU762358111A SU696462A1 (ru) 1976-04-21 1976-04-21 Корректирующее устройство

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU762358111A SU696462A1 (ru) 1976-04-21 1976-04-21 Корректирующее устройство

Publications (1)

Publication Number Publication Date
SU696462A1 true SU696462A1 (ru) 1979-11-05

Family

ID=20660579

Family Applications (1)

Application Number Title Priority Date Filing Date
SU762358111A SU696462A1 (ru) 1976-04-21 1976-04-21 Корректирующее устройство

Country Status (1)

Country Link
SU (1) SU696462A1 (ru)

Similar Documents

Publication Publication Date Title
KR840004965A (ko) 데이타 전송방법
US2769968A (en) Matrix type decoding circuit for binary code signals
SU696462A1 (ru) Корректирующее устройство
US3596075A (en) Binary arithmetic unit
GB1108861A (en) Improvements in or relating to electronic circuits
US3061193A (en) Magnetic core arithmetic unit
SU932645A1 (ru) Устройство дл исправлени ошибок в дискретной информации
US3594561A (en) Decimal data-handling equipment
SU593211A1 (ru) Цифровое вычислительное устройство
SU832711A1 (ru) Резервированное триггерное устрой-CTBO
SU555538A1 (ru) Резервированное триггерное устройство
SU1283749A2 (ru) Устройство дл уплотнени @ -разр дного двоичного кода
SU437219A1 (ru) Декодирующее устройство каскадного кода
SU860335A1 (ru) Устройство дл исправлени ошибок в дискретной информации
SU840886A1 (ru) Устройство дл сравнени двух -разр дныхчиСЕл
SU898633A1 (ru) Мажоритарное устройство
SU424142A1 (ru) Устройство сравнения двух чисел в цифровом коде
JPS61221931A (ja) 演算素子
SU364965A1 (ru) ОДНОТАКТНЫЙ СДВИГАТЕЛЬtSvJfcUUfUciltAifl
SU415660A1 (ru)
SU824203A1 (ru) Устройство дл сложени п-разр дныхдЕС ТичНыХ чиСЕл
SU410386A1 (ru)
SU1056180A1 (ru) Устройство дл сравнени параллельных кодов чисел
SU592018A1 (ru) Устройство дл исправлени ошибок в корректирующем коде
SU512591A1 (ru) Устройство выделени рекуррентного синхросигнала с исправлением ошибок