Изобретение относитс к приборос ению и предназначено дл использова в качестве преобразовательного каскада в быстродействующих аналого-ци ровых преобразовател х, измерительных приборах и системах автоматичес кого управлени и контрол . Известна декада быстродействующего аналого-цифрового преобразозат л , содержаща компараторы, источни опорного напр жени , резисторы начал ного уровн срабатывани компараторов , входные резисторы, ключи и блок управлени работой ключей .дл измен ни уровней срабатывани компарато ров 1 . Однако это устройство имеет низкое быстродействие за счет задержек в схемах управлени ключами ив самих ключах, а также сложную и детале емкую схему, что снижает надежность работы устройства. Целью изобретени вл етс повышение быстродействи и надежности устройства. Это достигаетс тем, что в декаду быстродействующего аналого-цифрового преобразовател , содержащую четыре компаратора, первый вхс каж , дого из которых соединен через входной резистор с шиной входного сигнала и через резистор начального уров .н срабатывани компаратора с источником опорного напр жени , а второй вход первого компаратора соединен с общей шиной, дополнительно введены .резисторы сдвига уровней срабатывани компараторов,при выход первого компаратора соединен с первой выходной шиной и через первый, второй и третий резисторы сдвига уровн срабатывани соединен соответственно со вторьели входами второго , третьего и четвертого компараторов , выход второго компаратора соединен со второй выходной шиной и че ,рез четвертый и п тый резисторы сдвига уровн срабатывани соединен соответственно со вторыми входами третьего и четвертого компараторов, выход третьего компаратора соединен с третьей выходной шиной и через шестой резистор сдвига уровн срабатывани со вторым входом четвертого компаратора i выход которрго подключен к четвертой выходной шине, причем вторые входы второго,, третьего и четвертого компараторов соединены соответственно чедез седьмой, восьмой и дев тый резисторы сдвига уровн срабатывани с общей шиной. На чертеже представлена структурна схема предложенного устройства. Декада быстродействующего аналого-цифровбго преобразовател содерkHT компараторы 1-4 с фиксированным выхсдным уровнем, входные резисторы 5-8, резисторы 9-12 начального уров н срабатывани компараторов, резис торы 13-21 сдвига уровней срабатыва ни компараторов. Устройство действует следующим образом. При повышении величины входного напр жени выше уровн срабатывани компаратора 4 последний срабатывает и выдает сигнал 2. При повышении величины входного напр жени выше уровн срабатывани компаратора 3 последний срабатывает, вьщает сигнал тем самым фиксированным выходным сигналом компаратора 3 при; помощи резисторов 20. и 21 сдвигает уровень срабатывани компаратора 4. Компараторы 2 и 1 (более старшйэ. разр ды) срабатывают аналогичным образом. В результате процесса преобразовани выходной код преобразовател соответствует коду, приведенному в таблице.The invention relates to instrumentation and is intended to be used as a converter stage in high-speed analog-to-digital converters, measuring devices and automatic control and monitoring systems. The decade of high-speed analog-to-digital conversion, containing comparators, reference sources, resistors of the initial level of operation of the comparators, input resistors, keys, and a key operation control unit for changing the operation levels of the comparators 1, is known. However, this device has low performance due to delays in key management schemes of the keys themselves, as well as a complex and detailed scheme, which reduces the reliability of the device. The aim of the invention is to increase the speed and reliability of the device. This is achieved by the fact that in a decade of a high-speed analog-to-digital converter containing four comparators, the first volt each, each of which is connected via an input resistor to the input signal bus and through an initial resistor of the comparator with a reference voltage source, and the second input the first comparator is connected to the common bus, additionally introduced. resistors of the shift levels of the comparators, when the output of the first comparator is connected to the first output bus and through the first, second and third cut the trigger level shift sources are connected respectively to the second inputs of the second, third and fourth comparators, the second comparator output is connected to the second output bus, and the fourth and fifth response level shift resistors are connected to the second inputs of the third and fourth comparators respectively, the third comparator output is connected with the third output bus and through the sixth actuation level shift resistor with the second input of the fourth comparator i the output is connected to the fourth output bus, moreover, the second inputs of the second, third and fourth comparators are connected respectively to the seventh, eighth and ninth response level shift resistors with a common bus. The drawing shows a block diagram of the proposed device. A decade of high-speed analog-to-digital converter contains comparators 1–4 with a fixed output level, input resistors 5–8, resistors 9–12 of the initial level and operation of the comparators, and resistor 13–21 for the level shift or the comparators. The device operates as follows. When the input voltage rises above the trigger level of the comparator 4, the latter triggers and outputs signal 2. When the input voltage rises above the trigger level of the comparator 3, the latter triggers, thereby giving the signal a comparative output signal of the comparator 3 at; the help of resistors 20. and 21 shifts the trigger level of the comparator 4. Comparators 2 and 1 (the older ones) work in the same way. As a result of the conversion process, the output code of the converter corresponds to the code shown in the table.
ОABOUT