Недостатком системы вл етс низка точность компенсации переменной составл ющей люфта 6 вследствие ее Осуществлени с посто нной скоростью независимо от фактической скорости изменени составл ющей 5„. Целью изобретени вл етс повыщение точности системы путем компенсации составл ющей б со скоростью, равной . Эта цель достигаетс тем, что след ща сис тема содержит второй сумматор, логический блок и блок пам ти, выходы которого подключены к соответствующим входам первого и второго сумматоров, а вход - к выходу логического блока, входы которого соединены с выходами задатчика, второго фазового дискриминатора и второго делител частоты, вход которого подключен к выходу второго сумматора, соединенного соответствующим вхо дом с выходом задатчика. На чертеже приведена структурна схема след щей системы. Система содержит последовательно соединенные задатчик 1, первый сумматор 2, первый делитель частоты 3, первый фазовый, дискриминатор 4, привод 5 с кинематическим люфто и встроенными до и после люфта соответствен но первым датчиком перемещени 6, выход которого подключен к щ угому входу первого фазового дискриминатора 4, и вторым датчиком , перемещени 7; последовательно соединенные второй делитель частоты 8 и второй фазовый дискриминатор 9, другой вход которого подключен к выходу второго датчика перемещени 7; формирЪватель импульсов 10, вход которого подключен к выходу задатчика 1, а выход - к другому входу первого сумматора 2; второй сумматор 11, вход которого подключен к выходу задатчика 1, а выход - ко входу второго делител частоты 8; последовательно соещшенные логический блок 12 и блок пам ти 13, причем входы логического блока 12 соединены соответственно с выходом задатчика 1, с другим выходом второго делител частоты 8 и с выходом второго фазового дискриминатора 9, а выхощ 1 блока пам ти 13 соединены с соответствующими входами первого сумматора 2 и второго сумматора 11. Здесь прин ты условные обозначени : fi - частота задающих импульсов fi Sftfn где fj, ffl - частоты тактовых и программных импульсов; ю.и - частоты импульсов, компенсирую щих посто нную и переменную & составл ющие люфта; fs, f - частоты импульсов, модулированных по фазе в функшш частот fio и (или)|| 4. 0 - частоты щиротио-модулированных импульсов} Система работает следующим образом. В исходном состо нии системы импульсы f|v fio отсутствуют, импульсы 1эИ ft, f( и f7. fg и iy наход тс в противофазе; скважность импульсов i, fg fg равна 2 и привод S неподвижен при расположении вала двигател у одной из граннц люфта. При по влении импульсов fn со знаком, противоположным предществующему, включаетс формирователь импульсов 10 и выдает на второй вход первого сумматора 2 пачку импульсов. Количество и частота импульсов fjo равны соответственно Smin/i и fnmax; здесь Sfnir, минимальна величииа люфта, прин та за посто нную составл ющую 5, а I - дискретность системы. В первом сумматоре 2 импульсы fto добавл ютс к импульсам fi или вычитаютс из них в зависимости от нового знака импульсов . fр. Далее изменшие частоты fj преобразуетс в пропорциональное изменение фазы импульсов fy и скважности импульсов fio- Привод S форсированно реверсируетс . После окончани импульсов fio привод 5 приобретает заданную скорость и направление слежени . Компенсаци составл ющей д осуществл етс по фазовому рассогласованию Д| импульсов fg и fj. Это рассогласование возникает как при реверсе в люфте 5 б (например, в зоне частых реверсов из-за повышенного износа кинематики привода), так и в установившемс режиме слежени (нагфимер, на стыках реек в кинематической цепи шестерн -рейка). При Д(рЯ-й дискреты при перемещении, например, вправо происходит частичное совмеще1ше по фазе импульсов fg и fg. Логический блок 12 открываетс и выдает пачку импульсов fit на запись в блок пам ти 13. Количество и частота юлпульсов fu равны соответственно Д и f |. С выхода блока пам ти 13 эти импульсы с частотой подаютс на третий вход первого сумматора 2 и на второй вход второго сумматора 11. Затем преобразуютс импульсы f/з так же, как и импульсы fio и привод 5 получает дополнительно Ai)/i дискрет на перемещение вправо. Второй сумматор 11 и второй делитель частоты 8 преобразуют импульсы fis в смещение по фазе очередных импульсов fg иа дискрет вслед за импульсом fg- В результате при последующем по влении импульсов. f9 и fg логический блок 12 остаетс закрытым , что исключает многократную выдачу импульсов f 12 при одном и том же рассогласовании Д(. После отработки- приводом 5 дискрет, соответствующий по времени импульс возвращаетс , в заданное положение, которое . фиксируетс по частичному фазовому совмещению инверсных импульсов ig и fg. Логический блок 12 вновь открываетс и выдает на второй вход второго сумматора 11 пачку импульсов fa со знаком, противоположным предшествующему. Очередные импу7п сы fg возвращаютс в исходное положение. Компенсащс 1фотивоположного по знаку рассогласовани осуществл етс аналогично по : совпадению пр мых и инверсных импульсов f9 и f g в первые полуп иоды опорной частоты fo fi/, где К - коэффициент делени втсфого делител частоты. Поскольку частота fi3 равна скорости изме нени рассогласовани Aip в дискретных в сек то точность компенсации составл ющей шаетс . Технико-экономическа эффективность предлагаемой системы состоит в повьпиении точнос ти и быстродействи т желых металлорежущих станков. Формула изобретени Импульсно-фазова след ща система, содер жаща последовательно соединенные задатчик, первый сумматор, первый делитель частоты, первый фазовый дискриминатор и привод, последовательно соединегап 1е второй делитель частоты и второй фазовый дискриминатор, причем выходы привода первый и второй датчики перемещени св заны с соответствующими входами первого и второго фазсь вых дискриминаторов, формирователь импульсов , вход которого подключен к выходу задатчнка , а выход - ко входу первого сумматора , отличающа с тем, то, с целью повыщени точности, система второй сумматор, логический блок и блок пам ти, выходы которого подключены к соответствующим входам первого и второго сумматоров, а вход - к выходу логического блока, входы которого соединены с выхода- . ми задатчика второго фазового дискриминатора и второго делител частоты, вход которого подключен к выходу второго сумматора, соединенного соответствующим входом с выходом задатчика. Источники информации, прин тые во внимание при экспертизе 1. Авторское свидетельство. СССР N 180232, кл. G 05 В 5/00, 1%3.