SU677108A1

SU677108A1 - Variable division factor frequency divider

Info

Publication number: SU677108A1
Application number: SU772488752A
Authority: SU
Inventors: Валерий Павлович Буторин; Валерий Петрович Бордыков; Леонид Яковлевич Дыченко
Original assignee: Специальное Проектно-Конструкторское Бюро Средств Автоматизации Нефтедобычи И Нефтехимии
Priority date: 1977-05-31
Filing date: 1977-05-31
Publication date: 1979-07-30

Description

Стру1ктур.на электрическа схема делител приведена на чертеже.The structural diagram of the electric divider is shown in the drawing.

Олисьиваемый делитель содержит ключ /, делитель частоты 2, блок коррекции 3, состо щий из счетчнков кмлульсов 4-6, приггерав 7-9, и логических элементов И 10-J2, счетчики-регистры J3-15, регистр пам ти 16.The scaled divider contains the key /, frequency divider 2, correction unit 3, consisting of counters 4-6 millcules, 7-9 adjacent, and logic elements AND 10-J2, counters-registers J3-15, memory register 16.

Входной сигнал продан на входную шину 17, на шину 18 подан сигнал, соответствующий целой части коэффициента делени , а на шины 19-21 подан сигнал, соответствующий дробной части коэффициента делени .The input signal is sold to the input bus 17, the signal corresponding to the integer part of the division factor is fed to bus 18, and the signal corresponding to the fractional part of the division factor is fed to tires 19-21.

Принцип работы делител заключаетс в следующем.The principle of operation of the divider is as follows.

Дл по снени работы устройства коэффициент делени лредста1вим в видеTo explain the operation of the device, the division ratio is lredstavim in the form

+ ,А- (I) +, A- (I)

где FO 1; О К,- Л where is fo 1; Oh K - L

1; 1;one; one;

А - основание выбранной системы счислени .A is the base of the selected number system.

В исходном состо нии .коэффициент делени занесен в регистр пам ти 16 и счетчики-регистры 13-15. Счетчики импульсов наход тс в нулевом состо нии. Состо ние триггеров 7-9 запрещает прохождение импульсов на выходы логических элементов И 10-12.In the initial state, the division coefficient is entered into memory register 16 and counter-registers 13-15. The pulse counters are in the zero state. The state of triggers 7-9 prohibits the passage of pulses to the outputs of logic gates And 10-12.

Входна последовательность импульсов Xi поступает на вход ключа 1. При наличии на его запрещающих входах блокирующих импульсов на 1выход ключа 1 проходит количество им1пульсовThe input pulse sequence Xi enters the key 1 input. If there are blocking pulses on its prohibiting inputs, key 1 passes the number of pulses

Х Х - X.X X - X.

Последовательность импульсов Х поступает на вход делител частоты 2. Количество выходных импульсов Хз, поступающее на вход блока жоррекции 3, определ етс «ак:The pulse sequence X is fed to the input of frequency divider 2. The number of output pulses Hz, which is fed to the input of the georecretion unit 3, is determined as:

у 2at 2

3 - 1/ 3 - 1 /

t пt n

Блок коррекции 3 осуществл ет корректировку коэффициента делени методом подсчета импульсов з иа последовательно включенных счетчиках импульсов 4-6, сравнением состо ний счетчиков и счетчиков-регистров 13-15 и преобразованием разницы их состо ний с помощью триггеров 7-9 и логических элементов И в число импульсов, соответспнующее исходному состо нию счетчиков-регистров 13-15.Correction unit 3 corrects the division factor by counting pulses from successively connected pulse counters 4-6, comparing the states of counters and counters-registers 13-15 and converting the difference of their states with the help of triggers 7-9 and logical elements And pulses, corresponding to the initial state of the counters-registers 13-15.

Выходной сигнал одного из триггеров 7-9, длительность которого определ етс исходным состо нием соответствующего счетчика-регистра 13-15, поступа на второй вход соответствующего логического элемента И 10-12, пропускает на его выход число импульсов, представленное какThe output signal of one of the triggers 7-9, the duration of which is determined by the initial state of the corresponding counter register 13-15, arriving at the second input of the corresponding logic element 10-12, passes the number of pulses to its output, represented as

X,, X,.X ,, X ,.

Общее число блокирующих импульсов со всех логических элементов И 10-12 определ етс The total number of blocking pulses from all logical elements AND 10-12 is determined by

х Js S .- -,x Js S .- -,

где п I,where n i,

илиor

X.X.

X - -X - -

Ко + У, Ko + U,

Таким образом, методом делени входной последовательности импульсов i на целую часть коэффициента делени и умножением результата делени на дрО1бную часть коэффициента с последующим вычитанием результата умнож ени из входной последовательности им1пульсов, получаем на выхоохе делител частоты 2.Thus, by dividing the input pulse sequence i by the integer part of the division factor and multiplying the result of dividing by the other part of the coefficient followed by subtracting the result of the multiplication from the input sequence of pulses, we obtain frequency divider 2 at the output.

У Have

::

УО + 2; PP + 2;

Claims

1. US patent number 3818354, cl. 328-41, 06.18.74.

2. The author's children of the USSR № 564718, cl. H 03 K 23/02, 18.04.75.