SU669295A1 - Анализатор спектра - Google Patents

Description

(54) АНАЛИЗАТОР СНЕКТРА

1

Изобретение относитс  к вычислительной технике и может иснользоватьс  дл  анализа спектра случайных сигналов.

Известно устройство дл  оиределени  спектральной плотности с использованием знакового преобразовани , содержащее знаковые нелинейные блоки, генераторы ортогональных пр моугольных функций, генератор треугольного сигнала, квадраторы, интеграторы и сумматор 1).

Однако такое устройство служит дл  анализа то;1ько нормальных процессов.

В тех случа х, когда к устройствам анализа спектра предъ вл ютс  специальные требовани  по точности при ограничени х па их габариты, сложность, а также дополпитс .чьпые требовани , диктуемые примен емой технологией изготовлени , используют методы анализа спектра, основанные на дискретном представлении перерабатываемых сигналов. Дискретный анализ сиектра случайных сигналов может производитьс  с помощью методов пифр(М5ой фпльтрации либо посредством дпскретного преобразовани  Фурье (ДПФ). Предлагаемый анализатор сиектра основан на иснользовании ДИФ.

Анализаторы спектра, в которых иснол1 зуетс  ДПФ, стро тс  на основе устройства, вычисл юпдего коррел ционную функшю анализируемого сигнала, и цифрового устройства , реализующего собственно дискретное преобразование Фурье.

С целью экономии вычислений и упрощени  анализаторов спектра на практике примен ют некоторые искусственные П1)иемы ДПФ и специализированные устройства. )e;iлизуюн ие преобразовани  такого тина. К числу таких устройств относ тс  приборы, в которых реализуютс  быстрые преобразовани  Фурье (БПФ).

Известен анализатор спектра, в котор(П; ДПФ выполн етс  на основе устройства, реализующего алгоритм БПФ 2. Это устройство содержит регистр чиела, квантователь сигнала, первый вход которого  вл етс  входом ана,1изатора, а выход подк.пючен к первым входам блоков умножени  знаков сигналов, вторые входы которых подключены к соответствующим выходам блока задержки , вход которого соединен с выходом квантовател , блок управлени , четыре выхода которого соответственно подключены к управл ющим входам квантовател , счетчика адресов, посто нного запоминающего устройства и к первому входу арифметического блока, второй вход которого соединен с выходом посто нного запоминающего устройства , выходы блоков умножени  знаков сигналов подключены к входам соответствующих счетчиков, каждый разр дный вход которых соединен с выходом соответствующего элемента И записи, а каждый разр дный выход счетчика подключен к первому входу соответствующего элемента И считывани , вторые входы элементов И считывани  и первые входы элементов И записи подключены к соответствующему выходу дещифратора, соответствующему номеру счетчика, входы дещифратора соединены с соответствующими выходами счетчика адресов, выходы элементов И считывани  каждого счетчика объединены и подключены к соответствующему входу элемента ИЛИ.

Однако такие анализаторы отличаютс  сложностью и значительным расходом оборудовани .

Целью изобретени   вл етс  упрощение анаотизатора спектра.

В качестве оперативной пам ти устрой ства БПФ в анализаторе спектра используют канальные счетчики коррел тора. В этом случае все врем  анализа может быть разделено на два этапа. В течение одного из них (составл ющего больщую часть общего времени) счетчики работают как накопители коррел тора, в течение другого (при вычислении спектра) счетчики используютс  в качестве оперативного запоминающего устройства (ОЗУ) дл  хранени  промежуточных и конечного результатов реализации алгоритма БПФ. Поскольку втора  часть времени оказываетс  существенно меньщей, чем та, в течение которой канальные счетчики работают в качестве накопителей , то быстродействие анализатора спектра в целом практически не уменьщаетс . Однако можно отказатьс  от использовани  в анализаторе специального блока- ОЗУ, и, таким образом, уменьшить затраты оборудовани  и упростить схему анализатора.

В предлагаемый анализатор спектра дополнительно введены четыре элемента И и коммутаторы записи и считывани , входы которых подключены соответственно к четвертому и п то.му выходам блока управлени , выходы коммутатора записи соединены соответственно с первыми входами первого и второго элементов И, второй вход первого элемента И подключен к выходу арифметического блока, а второй вход второго элемента И подключен к выходу э.лемента ИЛИ, выходы первого и второго эле .ментов И соединены соответственно с первыми и вторыми входами разр дов регистра числа, выходы которого объединены и

подключены к первым входам третьего и четвертого элементов И, вторые входы которых подключены соответственно к перво .му и второму выходам ком.мутатора считывани , выход третьего элемента И соединен со вторыми входами элементов И заниси , а выход четвертого элемента И подключен к третьему входу арифметического блока.

На чертеже дана структурна  схе.ма описываемого анализатора спектра.

Он содержит квантователь 1 входного сигнала анализатора, блок задержки 2, элементы 3, 4 и 5 блока задержки, блоки умножени  знаковых сигналов (БУЗС) 6-9, входную щину 10 квантовател  1 входного сигнала анализатора, выходную щину 11 квантовател  1 входного сигнала анализатора , выходную щину 12 линии задержки 4, входные щины 13 и 14 БУЗС, выходную щину 15 БУЗС. Устройство имеет также счетчики 16-19, разр ды 20-23 счетчика 18, элементы И 24-27 записи соответствующих разр дов счетчика 18, управл ющие входы 28-31 элементов И 24-27 соответственно, выходы 32-35 соответственно разр дов 20- 23 счетчика 18, э.тементы И считывани  36- 39 соответственно разр дов 20-23 счетчика 18, щины записи 40-43 информации в счетчики 16-19 соответственно, выходные щины 44-47 канальных счетчиков 16-19 соответственно , элемент ИЛИ 48, выходную щину 49 элемента ИЛИ 48, элемент И 50, регистр 51 числа, щину записи 52 в регистр 51 информации , считанной из канальных счетчиков , щину считывани  53 инфор.мации из регистра 51, элемент И 54, выходную щипу 55 элемента И, счетчик адресов 56. дешифратор 57, выходные щины 58-61 дешифратора 57, выходные щины 62-65 счетчика адресов 56. Кроме того, устройство содержит посто нное запоминающее устройство (ПЗУ) 66, арифметический блок (АБ), 67, блок управлени  (БУ) 68, коммутатор

69записи информации в регистр 51, щину

Claims (2)

1. 70св зи ПЗУ 66 и АБ 67, щину 71 выдачи числовой инфор.мации из АБ 67, эле.мент И 72, шину 73 записи в регистр 51 информации , считанной из АБ 67, щину 74 записи числовой инфор.мации в АБ 67, элемент И 75, щину 76 св зи БУ 68 и ко.м.мутатора записи 69, выходную щину 77 ком.мутатора 69 записи, по которой поступают сигналы управлени  перезаписью числа в регистр 51 из канальных счетчиков, выходную щину 78 коммутатора 69, по которой поступают сигналы управлени  перезаписью числа в регистр 51 числа из АБ, коммутатор 79 считывани  числа из регистра 51, 80 св зи БУ 68 и коммутатора 79, щину 81, по которой управл ющие сигналы из БУ 68 поступают на элемент И 75, щину 82, но которой управл ющие сигналы из БУ 68 поступают на элемент И 54, шину 83 св зи БУ 68 и счетчика 56, шину 84 св зи БУ 68 и квантовател  1 входных сигналов ана.гизатора спектра, шину 85 св зи БУ 68 и ПЗУ 66, шину 86 св зи БУ 68 и АБ 67. В анализаторе спектра регистр 51 нредназначен дл  хранени  числа, считываемого с канального счетчика либо записываемого в него. Анализатор спектра работает следуюндим образом. Общий процесс переработки информации в анализаторе подраздел етс  на два этапа . На первом этапе вычисл етс  коррел ционна  функци  в.ходного сигнала. На втором , в соответствии с алгоритмом БПФ, вычисл етс  энергетический спектр этого сигнала . Коррел ционна  функци  вычисл етс  с помощью блока задержки 2, включающего элементы 3, 4 и 5, БУЗС 6-9 и канальных счетчиков 16-19. Энергетический спектр вычисл етс  на основе ПЗУ 66, АБ 67, БУ 68, коммутатора 69 записи, канальных счетчиков Гб-19, регистра 51 числа, счетчика 56 и дещифратора 57. Вычисление коррел ционной функции на первом этапе осуществл етс  следующи.м образом. Входной сигнал анализатора по шине 10 поступает на квантователь 1. Не уменьща  общности рассмотрени , будем дл  определенности считать, что коррел тор анализатора работает по знаковому принципу. В этом случае квантователь осуществл ет временную дискретизацию входного сигнала с шагом ЛТ и глубокое двустороннее ограничение , в результате чего на выходной -тине 11 квантовател  получаетс  случайна  последовательность импульсов. Рассмотрим работу некоторого i-ro канала коррел тора . Каждый из элементов 3, 4 и 5 блока задержки 2 задерживает входной сигнал на врем  А Т. Поэтому на выходе элемента задержки с номером i (пусть на чертеже это будет элемент задержки 4) случайна  последовательность и.мпульсов оказываетс  задержанной на врем  1Дг. Эта последовательность поступает на входную шину 14 блока 8. На другую входную ншну 13 этого блока поступает последовательность случайных сигналов непосредственно с выходной щины 11 квантовател  1. На выходе 15 блока 8 формируетс  сигнал, пропорциональный произведению знаков пр мого и задержанного сигналов, который поступает в счетчик 18, выполн ющий функцию интегрировани  и отвечаюн|ий каналу корр л тора с номером i. Число, накопленное счетчике, соответствует оценке i ординаты корре.ч ционной функции. После заполнени  канальных счетчиков режим вычислени  коррел ционной функции входного сигнала заканчиваетс . Начинаетс  второй этап работы анализатора, непосредственно св занный с вычисление.м энергетического спектра входного сигнала на основе алгоритма БПФ. Особенностью второго этапа  вл етс  то, что ,Ц:.ные счетчики при реализации алгоритма БПФ уже используютс  как блоки оперативной пам ти . В соответствии с этим режимом управл ющий сигнал, поступающий на квантователь 1 по шине 84 из БУ 68, отключает этот квантователь. Из БУ по щинам 76, 82, 81, 86, 85 и 83 поступают сигналы, синхронизирующие работу соответственно коммутатора 69, элементов И 54, 75, . 67, ПЗУ 66, счетчика адресов 56. Алгоритм БПФ на основе указанных узлов реализуетс  известным способом. Числа, представл юн ие значени  коэффициентов р да Фурье, подсчитанных в результате реализации алгоритма БПФ, накапливаютс  в канальных счетчиках . При реализации алгоритма БПФ информаци  из канальных счетчиков считываетс  в АБ 67 следующим образом. В соответстствии с сигналами, поступающими из БУ 68 по шине 83, устанавливаютс  требуемые состо ни  счетчика 56. Под действием сигнала, поступающего из БУ 68 по шине 76 на коммутатор 69, этот коммутатор устанавливаетс  в такое состо ние, при котором управл ющий сигнал по вл етс  на его выходной щине 77. Управл ющий сигнал открывает элемент И 50. Состо ни  счетчика 56 деищфрируютс  дешифраторо.м 57. Под действием выходных сигналов дещифратора 57, по вл ющихс  на его выходных щинах 58-61, канальные счетчики 1619 поочередно подключаютс  своими выходами через эле.мент Н 50 к соответстрмощим входам 52 регистра 51. В частности, ь; том случае, когда счетчик 56 находитс  п состо нии с номером i, в дешифраторе 57 по вл етс  выходной сигнал на шине 60. Этот сигнал поступает на управл ющие входы элементов И 24-27 п 36-39. В режиме считывани  информации из АБ элемент И 54 заперт управл ющим сигналом, поступающим из коммутатора 79 по щине 82. На информационные входы 28-31 элементов 24-27 по щине 42 в этом режиме информаци  не поступает. Зато обеспечика отс  услови  считывани  информации из канального счетчика 18. При считывании информаци  из соответствующих разр дов счетчика по шинам32-35 поступает на входы элементов 36-39 соответственно. С выходов этих схем по щине 46 эта инфсфмаци  поступает на элемент ИЛИ 48, выход которого посредством шины 49 подсоединен к входу элемента И 50. Поскольку элемент И 50 в режиме считывани  информации из АБ открыт (сигналом из коммутатора 69, поступающим по шине 77). происходит перезапись содержимого из счетчика 18 в регистр 51. Из регистра 51 под действием управл ющего сигнала, поступающего из коммутатора 69 на элемент И 75 но тине 81, выполн етс  считывание информации из регистра 51 в АБ 67 (по шине 74). Перезапись информации из АБ в канальные счетчики выполн етс  так. Под действием сигнала, поступающего из БУ по шине 76, ко.ммутатор 69 устанавливаетс  в такое состо ние, при котором управл юший сигнал по вл етс  на его вы.ходной шине 78. Этот сигнал открывает элемент П 72. Требуемое слово из АБ 67 по шине 71 переписываетс  в регистр 51. Сигналом, постунаюП1ИМ из БУ но 83, устанавливаетс  в требуемое состо ние счетчик 56. Его состо ни  дешифрируютс  дешифраторо.м 57. В результате оказываетс  нодключенным к выходу элемента И 54 тот канальный счетчик , в который должно быть переписапо слово из регистра 51. Перезапись выполн етс  под действие. управл ющего сигна.ла, поступающего по шине 82 из ко.ммутатора 79 и открывающего э.лемент И 54. Таким образом, благодар  применению счетчиков коррел тора в качестве оператпвной пам ти удаетс  значительно упростить анализатор спектра. Формула изобретени  Анализатор спектра, содержащий регистр числа, квантователь сигнала, первый в.ход которого  вл етс  входом анализатора , а выход подключен к первым входам блоков ум1 ожени  знаков сигналов, BTOpi ie входы которых подключены к соответствующи .м выходам блока задержки, вход которого соединен с выходо.м квантовател , б.лок управлени , четыре выхода которого соответственно подключены к управл ющим входам квантовател ,счетчика адресов, посто иного запоминаюшего устройства и к иерBo .viy входу арифметического блока, второй вход которого соединен с выходом посто нного запоминающего устройства, выход) блоков умножени  знаков сигналов подклюf

   -V

   чены к входа.м соответствующих счетчиков, каждый разр дный вход которых соединен с вь ходом соответствующего элемента И записи, а каждый разр дный выход счетчика нодключен к первому входу соответствующего эле.мента И считывани , вторые входы эле.ментов И считывани  и первые входы элементов И записи подключены к соответствующему выходу дешифратора, входы дешифратора соединены с соответствующи .ми выходами счетчика адресов, вь ходы элементов И считывани  каждого счетчика объединены и нодключены к соответствующему входу элемента ИЛИ, отличающийс  тем, что, с упрощени , в него дополнительно введены четыре элеме та И и коммутаторь записи и считывани , jxoД )1 которых подключены соответственно к четвертому и п тому выхода.м блока управлени , выходы коммутатора записи соединень соответственно с первыми входами первого и второго элементов И, второй вход 1ервого элемента И подключен к выход) ариф.метического блока, а второй вход второго эле.мента И подключен к выходу элемента ИЛИ, выходы первого и второго элементов И соединены соответственно с пер В)ми и входами разр дов регистра числа, выходы которого объединень и подключены к первым входа.м третьего и четвертого элементов И, вторые вход которь х подключены соответствеш о к первому и второму выхода.м коммутатора считыва и , В з1ход третье о элемента И соединен со вторыми входами э.че.ментов И , а четвертого элемента И подключе) к .му входу арпф.метического б.юка. Источники информации, прин тые во внима 1не 1ри экспертизе 1.Мирский Г. Я. Аппаратурное опреде . характеристик случайных процессов. М., «Энерги , 1972, с. 276.
2. 2.Патент США Х 3808412, кл. 324 68. 1970. 15 «