SU660289A2 - Arrangement for synchronizing code combinations defined by standard trains - Google Patents

Arrangement for synchronizing code combinations defined by standard trains

Info

Publication number
SU660289A2
SU660289A2 SU772520505A SU2520505A SU660289A2 SU 660289 A2 SU660289 A2 SU 660289A2 SU 772520505 A SU772520505 A SU 772520505A SU 2520505 A SU2520505 A SU 2520505A SU 660289 A2 SU660289 A2 SU 660289A2
Authority
SU
USSR - Soviet Union
Prior art keywords
output
triggers
outputs
error indicator
gate
Prior art date
Application number
SU772520505A
Other languages
Russian (ru)
Inventor
Анатолий Григорьевич Андрущенко
Марьян Михайлович Бекеша
Валерий Иванович Глушков
Николай Никитович Фролов
Анатолий Павлович Шевченко
Original Assignee
Предприятие П/Я М-5156
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я М-5156 filed Critical Предприятие П/Я М-5156
Priority to SU772520505A priority Critical patent/SU660289A2/en
Application granted granted Critical
Publication of SU660289A2 publication Critical patent/SU660289A2/en

Links

Landscapes

  • Synchronisation In Digital Transmission Systems (AREA)

Description

ход которой подключен к нулевым входам двух триггеров, причем единичные входы двух триггеров и управл ющий вход элемента И  вл ютс  входами индикатора рассогласовани , а выходы элемента И и элемента исключающее ИЛИ - соответственно выходами индиifcaTopa рассогласовани .На чертеже .приведена: структурна  электрическа  схема предложенного устройства.the course of which is connected to the zero inputs of two triggers, the single inputs of two triggers and the control input of the AND element are inputs of the error indicator, and the outputs of the AND element and the exclusive OR element respectively of the output of the error indication. In the drawing: structural diagram of the proposed device .

Устройство дл  синхронизации кодо вых комбинаций, ограниченных стандарными паузами, содержит неуправл емый генератор 1,делитель частоты 2 импулсов , фазовый дискриминатор 3,блок управлени  делителем 4 частоты импульсов , цепь обратной св зи 5, распределитель 6, индикатор рассогласовани  7, который состоит из двух триггеров 8 и 9, элемента исключающее,ИЛИ 10, элемента И 11 и дифференцирующей цепи 12.The device for synchronization of code combinations limited by standard pauses contains an unmanaged oscillator 1, a frequency divider 2 impulses, a phase discriminator 3, a control unit divider 4 pulse frequencies, a feedback circuit 5, a distributor 6, a mismatch indicator 7, which consists of two Triggers 8 and 9, Exclusive Element, OR 10, Element 11, and Differential Chain 12.

Фазовый дискриминатор 3 содержит элементы И 13 и 14, элементы ИЛИ 15 и 16, счетчики 17 и 18 и блок сравнени  19 .The phase discriminator 3 contains AND elements 13 and 14, elements OR 15 and 16, counters 17 and 18, and a comparison block 19.

Блок управлени  делителем 4 сострит из элементов И 20 и 21.Цепь обратной св зи 5 состоит из элементов И 22 и 23.The control unit of the divider 4 is composed of elements And 20 and 21. The feedback circuit 5 consists of elements And 22 and 23.

Устройство работает следующим .образом. Распределитель 6 на своих выходах формирует три стробирующие серии импульсов а, Ь-и с. Принимаемые сигналы кодовых комбинаций подаютс  на первые входы элементов И 13 и 14, на вторые входы которых поступают импульсы стробирующих серий а и b соответственно. На третьи входы элементов И 13 и 14 подаютс  счетные импульсы с одного из выходов управл емого делител  частоты 2.The device works as follows. The distributor 6 at its outputs forms three gating series of pulses a, b and c. The received signals of the code combinations are fed to the first inputs of the And 13 and 14 elements, to the second inputs of which gates pulses a and b are received, respectively. The third inputs of the elements 13 and 14 are fed counting pulses from one of the outputs of the controlled frequency divider 2.

При синхронном положении передающего и приемного распределителей стробирующие серии импульсов а, b и с ориентированы во времени относительно принимаемой кодовой комбинации . При этом счетные импульсы на выходы элементов И 13 и 14 не проход т . По концу каждого цикла работы распределител  6 задним фронтом строба с через дифференцирующую цепь 12 триггеры 8 и 9 устанавливаютс  в нулевое состо ние.At the synchronous position of the transmitting and receiving distributors, the gating pulse series a, b and c are oriented in time relative to the received code combination. In this case, the counting pulses to the outputs of the elements And 13 and 14 do not pass. At the end of each operation cycle of the distributor 6, the back edge of the strobe through the differentiating circuit 12 triggers 8 and 9 are set to the zero state.

При рассогласовании распредел«телей приема и передачи сигналы принимаемой кодовой комбинации могут совпадать либо со стробом а, либо со стробом Ь, либо с обоими cfpoбами .When there is a mismatch between the transmit and receive distribution pins, the signals of the received code combination can coincide either with gate a, or gate b, or with both cfpb.

Последний случай соответствует наличию большого угла рассогласоваНИН между распределител ми передатчка и приемника. При совпадении принимаемой кодовой комбинации со стробом а счетные импульсы проход т на выход элемента И 13 и через элементThe latter case corresponds to the presence of a large angle of mismatch between the transmitter and receiver distributors. When the received code combination coincides with the strobe, and the counting pulses pass to the output of the element And 13 and through the element

ИЛИ 15 поступают на вход счетчика 17, одновременно переключа  в единичное состо ние триггер 9. Если принимаема  кодова  комбинаци  совпадает по времени со стробом Ь, то счетные импульсы проход т на выход элемента И 14 и через элемент ИЛИ 16 поступаю на вход счетчика 18, одновременно переключа  в единичное состо ние триJrep 8.OR 15 arrives at the input of counter 17, simultaneously triggering trigger one. If the received code combination coincides in time with gate B, then the counting pulses pass to the output of the element 14 and through the element OR 16 arrive at the input of counter 18, at the same time switching to a trijrep 8 state.

Блок сравнени  19 сравнивает числ импульсов, записанные в счетчиках 17 и 18, В зависимости от того, в каком из счетчиков записано большее число импульсов, блок сравнени  19 выдает сигнал либо на элемент И 20, либо на элемент И 21. На вторые вход элементов И 20 и 21 подаетс  импульс серии с, с выхода распределител  6, на третьи входы этих элементов поступает сигнал с выхода элемента исключющее ИЛИ 10 индикатора рассогласовани  7. Е-сли в течение цикла работы распределител  6 имеет место малое рассогласование между передатчиком и приемником, то к моменту по влени  строба с на одном из выходовблока сравнени  19 присутствует сигнал. На выходе элемента исключающее ИЛИ 10 также имеет место разрешающий сигнал , так как при малом угле рассогласовани  сигналы кодовой комбинации совпадают ли.бо со стробом а, либо со стробом Ь, что в течение цикла вызывает срабатывание только одного из триггеров 8 или 9 соответственно. Поэтому в течение действи  строба с на выходе одного из элементов И 20 или 21 имеет место сигнал управлени  делител  частоты 2. При этом счетные импульсы со второго выхода управл емого делител  частоты 2 через один и элементов И 22 или 23 и один из элементов ИЛИ 15 или 16 соответственно проход т на дозаполнение счетчиков 17 или 18, выравнива  значени  чисел импульсов, записанных в последних. Когда эти значени  сравн ютс  на выходе блока сравнени  19, сигнал исчезает и корректирование коэффициента счета делител  частоты 2 прекращаетс . По концу каждого цикла счетчики 17 и 18 специальным импульсом сброса устанавливаютс  в нулевое состо ние.Comparison unit 19 compares the number of pulses recorded in the counters 17 and 18. Depending on which of the counters contains the largest number of pulses, the comparison unit 19 outputs a signal to either the element 20 and the element 21. 20 and 21 a pulse is transmitted from the distributor 6, to the third inputs of these elements a signal comes from the output of the element exclusive OR 10 of the error indicator 7. E-if during the operation cycle of the distributor 6 there is a small mismatch between the transmitter and the receiver, then moment the appearance of strobe c is present at one of the outputs of comparison block 19. At the output of the element, an exclusive OR 10 also has a resolving signal, since at a small error angle the code combination signals coincide either with gate a or gate b, which during the cycle triggers only one of the triggers 8 or 9, respectively. Therefore, during the operation of the strobe with the output of one of the elements AND 20 or 21, the control signal of frequency divider 2 takes place. In this case, the counting pulses from the second output of the controlled frequency divider 2 through one and the elements 22 and 23 and one of the elements OR 15 or 16, respectively, are passed to refill the counters 17 or 18, aligning the values of the numbers of pulses recorded in the latter. When these values are compared at the output of comparator block 19, the signal disappears and the correction of the counting factor of frequency divider 2 stops. At the end of each cycle, the counters 17 and 18 are set to the zero state by a special reset pulse.

Таким образом, коррекци  фазы при малых углах рассогласовани  осуществл етс  без перерегулировани .Thus, the phase correction at small error angles is performed without overshoot.

Задним фронтом строба с через дифференцирующую цепь 12 триггер 8 или 9 переводитс  в нулевое состо ние .The trailing edge of the gate through the differentiating circuit 12, the trigger 8 or 9, is transferred to the zero state.

Claims (2)

Если в течение цикла работы распределител  6 имеет место большое рассогласование между передатчиком , и приемником, то к концу цикла хот  бы по одному импульсу принимаемой кодовой комбинации совпадает во как со стробом а, так и со стробом Ь. При этом к моменту по в .лени  на выходе распределител  6 строба с независимо от состо ни  выходов блока сравнени  19 регулирование коэффициента счета осуществл етс  через элемент И 11 в одну сторону с максимальным шагом. На выходе элемента исключающее ИЛИЮ при этом сигнал отсутствует, так как в течение цикла в единичное состо ние пере ключаютс  оба триггера 8 и 9. По кон цу строба с оба триггера перевод т с  в нулевое состо ние как описано выше. Если же структура кодовой комбина ции такова, что даже при большом рас согласовании происходит совпадение принимаемых сигналов только со стробом а или Ь, что возможно при значительной асимметричности кодовой . р омбинации относительно своей середины , то в этом случае переключаетс  только один из триггеров 8 или 9, и устройство в течение действи  стро ба с работает как при малых рассогласовани х , постепенно корректиру  фазу распределител  до вхождени  в синхронизм. Однако благодар  такой асимметричности кодовой комбинации разность чисел в счетчиках 17 и 18 к концу каждого цикла оказываетс  максимальной и процесс корректировани  осуществл етс  без перерегулировани , но большими шагами, близким к максимальным. При любом значении коэффициента заполнени  кодовой комбинации и любой степени ее симметричности относительно своей середины сигнал на выходе элемента -И 11 по вл етс  толь ко в том случае, если действительно 896 имеет место большой угол рассогласовани  между распределител ми передатчика и приемника. Таким образом, работа устройства носит устойчивый характер, а состо ни  ложного фазировани  исключаютс . Формула изобретени  1.Устройство дл  синхронизации кодовых комбинаций, ограниченных Стандартными паузами, по авт. св. № 291357, отличающеес  тем, что, с целью сокращени  времени вхождени  в синхронизм, в него введен индикатор рассогласовани , при этом дополнительные выходы фазового дискриминатора подключены к дополнительному управл ющему входу делител  частоты импульсов через индикатор рассогласовани , к соответствующему входу которого подключен выход распределител , а другой выход индикатора рассогласовани  подключен к дополнительному входу блока управлени  делителем частоты импульсов. If during the cycle of operation of the distributor 6 there is a large mismatch between the transmitter and the receiver, then by the end of the cycle, at least one pulse of the received code combination coincides with both gate a and gate b. At the same time, at the moment of occurrence of the output at the output of the distributor 6 of the gate c, regardless of the state of the outputs of the comparator unit 19, the counting coefficient is controlled through an AND 11 element in one direction with a maximum step. At the output of the element, the exclusive OR does not have a signal, since during a cycle both triggers 8 and 9 are switched to one state. At the end of the strobe, both triggers are switched to the zero state as described above. If, on the other hand, the structure of the code combination is such that even with a large matching, the received signals coincide only with gate a or b, which is possible with significant code asymmetry. If the signals are relative to their midpoint, then in this case only one of the triggers 8 or 9 is switched, and the device, during the operation of the system, works as with small mismatches, gradually correcting the phase of the distributor before entering synchronization. However, due to such asymmetry of the code combination, the difference in numbers in the counters 17 and 18 by the end of each cycle is maximum and the correction process is carried out without overshooting, but in large steps, close to the maximum. At any value of the code combination fill factor and any degree of symmetry about its midpoint, the signal at the output of element -11 11 appears only if indeed 896 there is a large discrepancy angle between the transmitter and receiver distributors. Thus, the operation of the device is robust, and false phasing conditions are eliminated. Claim 1. Device for synchronization of code combinations, limited to Standard pauses, by author. St. No. 291357, characterized in that, in order to reduce the time of entry into synchronism, the error indicator is introduced into it, while the additional outputs of the phase discriminator are connected to the additional control input of the pulse frequency divider through the error indicator, the output of the distributor, and another output of the error indicator is connected to the auxiliary input of the control unit of the pulse frequency divider. 2.Устройство по П.1,. отличающеес  тем, что индикатор рассогласовани  содержит два триггера , единичные выходы которых подключены к соответствующим объединенным входам элемента исключающее ИЛИ и элемента И, управл ющий вход которого соединен с входом дифференцирующей цепи, выход которой подключен к нулевым входам двух триггеров, причем едиАичные входы двух триггеров и управл ющий вход элемента И  вл ютс  входами индикатора рассогласовани , а выходы элемента И и элемента и исключающее ИЛИ-соответственно выходами индикатора рассогласовани ..2. The device according to claim 1 ,. characterized in that the error indicator contains two triggers, the unit outputs of which are connected to the respective combined inputs of the exclusive OR element and the AND element, the control input of which is connected to the input of the differentiating circuit, the output of which is connected to the zero inputs of two triggers, and the same inputs of two triggers and the control input of the AND element are the inputs of the error indicator, and the outputs of the AND element and the exclusive or OR, respectively, outputs of the error indicator.
SU772520505A 1977-08-31 1977-08-31 Arrangement for synchronizing code combinations defined by standard trains SU660289A2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU772520505A SU660289A2 (en) 1977-08-31 1977-08-31 Arrangement for synchronizing code combinations defined by standard trains

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU772520505A SU660289A2 (en) 1977-08-31 1977-08-31 Arrangement for synchronizing code combinations defined by standard trains

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
SU291357 Addition

Publications (1)

Publication Number Publication Date
SU660289A2 true SU660289A2 (en) 1979-04-30

Family

ID=20723365

Family Applications (1)

Application Number Title Priority Date Filing Date
SU772520505A SU660289A2 (en) 1977-08-31 1977-08-31 Arrangement for synchronizing code combinations defined by standard trains

Country Status (1)

Country Link
SU (1) SU660289A2 (en)

Similar Documents

Publication Publication Date Title
CA1114907A (en) Digital clock recovery circuit
US4617520A (en) Digital lock detector for a phase-locked loop
US3760270A (en) Circuit arrangements for measuring the instantaneous phase difference between two signals
SU660289A2 (en) Arrangement for synchronizing code combinations defined by standard trains
CA1153804A (en) Device for the synchronization of a timing signal
GB2191068A (en) Electrical apparatus for extracting clock signals
GB1152210A (en) Synchronizing System
SU450377A2 (en) Element Phasing Device for Discrete Signal Receivers
SU291357A1 (en) ALL-UNIVERSAL GT: irriiG-ii:] (Kn ^ ECHAeB- ^
SU1596492A1 (en) Identifier of combinations of binary signals
US3654598A (en) Digital cycle system coordinator for traffic control system
SU815949A1 (en) Device for measuring correctability of binary signal receiver
SU363220A1 (en) DEVICE SYNCHRONIZATION CODE
JPS63232652A (en) Frame synchronization protection circuit
SU605327A1 (en) Pulse receiver synchronising arrangement
SU1149425A2 (en) Phase locking device
SU120851A1 (en) Device for determining the quality of telegraph channels
SU1062880A1 (en) Device for selecting clock pulses
SU611286A1 (en) Device for automatic phase tuning of frequency
SU668100A2 (en) Cyclic synchronization device
SU1619440A1 (en) Redundancy pulse generator
SU681570A1 (en) Digital signal phasing device
SU1095341A2 (en) One-channel device for adjusting m-phase converter
RU1827054C (en) Frame synchronizer
SU815922A1 (en) Controllable pulse repetition frequency divider