SU658758A1 - Arrangement for detecting while receiving a pseudoternary signal - Google Patents

Arrangement for detecting while receiving a pseudoternary signal

Info

Publication number
SU658758A1
SU658758A1 SU772562234A SU2562234A SU658758A1 SU 658758 A1 SU658758 A1 SU 658758A1 SU 772562234 A SU772562234 A SU 772562234A SU 2562234 A SU2562234 A SU 2562234A SU 658758 A1 SU658758 A1 SU 658758A1
Authority
SU
USSR - Soviet Union
Prior art keywords
receiving
input
detecting
arrangement
output
Prior art date
Application number
SU772562234A
Other languages
Russian (ru)
Inventor
Владимир Иванович Бакулин
Александр Иринархович Гречушников
Original Assignee
Предприятие П/Я М-5068
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я М-5068 filed Critical Предприятие П/Я М-5068
Priority to SU772562234A priority Critical patent/SU658758A1/en
Application granted granted Critical
Publication of SU658758A1 publication Critical patent/SU658758A1/en

Links

Landscapes

  • Detection And Prevention Of Errors In Transmission (AREA)

Description

Изобретение относитс  к электросв зи и может использоватьс  в аппаратуре передачи данных с применением псевдотроичного кодировани .The invention relates to telecommunications and can be used in data transmission equipment using pseudo ternary coding.

Известно устройство обнаружени  ошибок при приеме псевдотрончного сигнала, содержащее последовательно соединенные решающий блок, первый элемент И и первый элемент ИЛИ, второй вход которого через второй элемент И соединен с вторым выходом решающего блока, первый выход которого подключен к первому входу второго элемента ИЛИ, а также регистр сдвига, выход которого подключен к второму входу первого элемента И и входу элемента НЕ, выход которого подключен к второму входу второго элемента И 1.A device for detecting errors when receiving a pseudo-signal is known, containing a serially connected decider, the first AND element and the first OR element, the second input of which is connected to the second output of the decision block through the second AND element, the first output of which is connected to the first input of the second OR element, and shift register, the output of which is connected to the second input of the first element AND and the input of the element NOT, the output of which is connected to the second input of the second element And 1.

Однако это устройство имеет недостаточную точность обнаружени  и сложную практическую реализацию.However, this device has insufficient detection accuracy and difficult practical implementation.

Цель изобретени  - повышение точности обнаружени  ошибок при одновременном упрощении устройства.The purpose of the invention is to improve the accuracy of error detection while simplifying the device.

Дл  этого в устройство обнаружени  ошибок при приеме псевдотроичного сигнала, содержащее . последовательно соединенныеFor this, an error detection device for receiving a pseudo ternary signal comprising. series-connected

решающий блок, первый элемент И и первый элемент ИЛИ, второй вход которого через второй элемент И соединен с вторым выходом решающего блока, первый выход которого подключен к первому входу второго элемента ИЛИ, а также регистр сдвига, выход которого подключен к второму входу первого элемента И и входу элемента НЕ, выход которого подключен к второму входу второго элемента И, введен элемент НЕТ.decision block, first AND element and first OR element, the second input of which is connected via the second AND element to the second output of the decision block, the first output of which is connected to the first input of the second OR element, as well as the shift register, the output of which is connected to the second input of the first AND element and the input element is NOT, the output of which is connected to the second input of the second element AND, the element NO is entered.

при этом второй выход решающего блока через элемент НЕТ подключен к второму входу второго элемента ИЛИ, выход которого подключен к входу регистра сдвига,while the second output of the decision block through the element NO is connected to the second input of the second element OR, the output of which is connected to the input of the shift register,

выход которого подклю чен к вюрому входу элемента НЕТ.the output of which is connected to the lure of the input element NO.

На чертеже приведена структурна  электрическа  схема предлагаемого устройства.The drawing shows a structural electrical circuit of the proposed device.

Оно содержит решающий блок I, элементы И 2, 3 элементы ИЛИ 4, 5, регистр сдвига 6, элемент НЕ 7, элемент НЕТ 8. Устройство работает следующим образом .It contains a decisive block I, elements AND 2, 3 elements OR 4, 5, shift register 6, element NOT 7, element NO 8. The device operates as follows.

Посылки, формируемые решающим блоком и соответствующие уровн м «-+-,. циркулируют в цепи: элемент ИЛИ 5 -The parcels formed by the decision block and the corresponding levels are “- + - ,. circulate in the circuit: the element OR 5 -

SU772562234A 1977-12-29 1977-12-29 Arrangement for detecting while receiving a pseudoternary signal SU658758A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU772562234A SU658758A1 (en) 1977-12-29 1977-12-29 Arrangement for detecting while receiving a pseudoternary signal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU772562234A SU658758A1 (en) 1977-12-29 1977-12-29 Arrangement for detecting while receiving a pseudoternary signal

Publications (1)

Publication Number Publication Date
SU658758A1 true SU658758A1 (en) 1979-04-25

Family

ID=20741225

Family Applications (1)

Application Number Title Priority Date Filing Date
SU772562234A SU658758A1 (en) 1977-12-29 1977-12-29 Arrangement for detecting while receiving a pseudoternary signal

Country Status (1)

Country Link
SU (1) SU658758A1 (en)

Similar Documents

Publication Publication Date Title
SU658758A1 (en) Arrangement for detecting while receiving a pseudoternary signal
JPS5769228A (en) Deterioration detection system for optical transmitting circuit
JPS5592054A (en) Unique word detection circuit
SU585616A1 (en) Device for detecting errors of bipolar signal
SU675439A1 (en) Device for evaluating telemetry signal quality
JPS53120211A (en) Signal detection circuit
SU813802A1 (en) Communication channel quality analyzer
SU767990A1 (en) Device for detecting m-trains
JPS5683154A (en) Transmission method for pcm data
SU1290551A1 (en) Device for multiple copying of telegraph signals
JPS5739638A (en) Serial data reception circuit
SU886299A1 (en) Device for converting input binary signals
SU1184101A1 (en) Device for transmission and reception of information
SU1019655A1 (en) Device for receiving binary signals
SU139150A1 (en) Device for distinguishing modulo numbers
SU651479A2 (en) Device for correcting erasing
SU617857A1 (en) Arrangement for measuring binary signal front shift
SU494717A1 (en) A device for determining the mineral reserve
SU1559297A1 (en) Device for automatic normalization of binary code
SU636790A1 (en) Differential amplitude discriminator
SU1100733A2 (en) Device for checking condition of radio circuit
SU543192A1 (en) Device for transmitting digital signals
SU773948A1 (en) Device for decoding m-sequence
SU663123A1 (en) Discrete information receiver
SU1431042A1 (en) Transmitter of random pulse sequence