SU657636A1 - Arrangement for transmitting and receiving binary information with time-division multiplexing - Google Patents

Arrangement for transmitting and receiving binary information with time-division multiplexing

Info

Publication number
SU657636A1
SU657636A1 SU772472123A SU2472123A SU657636A1 SU 657636 A1 SU657636 A1 SU 657636A1 SU 772472123 A SU772472123 A SU 772472123A SU 2472123 A SU2472123 A SU 2472123A SU 657636 A1 SU657636 A1 SU 657636A1
Authority
SU
USSR - Soviet Union
Prior art keywords
block
inputs
plesiochronous
channel
information
Prior art date
Application number
SU772472123A
Other languages
Russian (ru)
Inventor
Николай Федорович Андрияш
Анатолий Николаевич Варфоломеев
Бенцион Мордкович Чернобыльский
Валерий Николаевич Туманович
Арнольд Семенович Кремер
Original Assignee
Предприятие П/Я А-1221
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я А-1221 filed Critical Предприятие П/Я А-1221
Priority to SU772472123A priority Critical patent/SU657636A1/en
Application granted granted Critical
Publication of SU657636A1 publication Critical patent/SU657636A1/en

Links

Landscapes

  • Time-Division Multiplex Systems (AREA)
  • Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)

Claims (1)

выход которого подключен к входу блока СБерхцикловой синхронизации, выходы которого подключены к синхронизирующим входам сумматора и рас пределител  импульсов, выходы KQTOрого соединены с входами блока управлени  режимами, при этом выходы блоков формировани  сигналов плезиохронных каналов подключены к дополнительным входам сумматора, а на приемной стороне введены блоки формировани  сигналов плезиохронных каналов , счетчик циклов, блок сверхцикловой синхронизации и блок управлени  режимами, выходы которого подключены к управл ющим входам блока формировани  сигналов анизохронных каналов, счетчика циклов, блока свер цикловой синхронизации и блоков форм ровани  сигналов плезиохронных каналов , к тaктoвы i входам которых по ключены выходы счетчика циклов, причем выход блока сверхцикловой синхро низации соединен с синхронизирующими входами счетчика циклов, распределител  импульсов, выходы которого подключены к входам блока управлени  ре жимами, а первый выход согласующего блока соединен с информационными вхо дами блока сверхцикловой синхронизации и блоков формировани  сигналов плезиохронных каналов. . На чертеже представлена структурна  электрическа  схема предложенного устройства. Устройство дл  передачи и приема двоичной информации с временным уплотнением каналов содержит передающую и приемную стороны 1, 2, на передающей стороне 1 - генератор 3 тактовых импульсов, распределитель 4 импульсов, блоки 5 формировани  сигналов анизохронных каналов, блок 6 управлени  режимами, блоки 7 формировани  сигналов плезиохронных каналов , сумматор 8, блок 9 сверхцикловой синхронизации, счетчик 10 циклов и согласующий блок 11, а на приемной стороне 2 - согласующий бло 12, распределитель 13 импульсов, бло 14 сверхцикловой синхронизации, счет чик 15 циклов, блоки 16 формировани  сигналов анизохронных каналов,блок 1 управлени  режимами и блоки 18 формировани  сигналов плезиохронных каналов . Устройство работает следующим образом , Сигналы от п плезйохронных канало подключенных к передающей стороне 1, подаютс  на информационные входы п блоков 7, тактовые входы которых объ динены и соединены с выходом генератора 3, Блоки 7 из информационных плезиохронных последовательностей вы дел ют тактовые частоты плезиохронны абонентов, которые,  вл ютс  тактами .записи информации в их запоминающее устройство. Такты считывани  формируютс  распределителем 4 и блоком 6, которые формируют п импульсных последовательностей . Когда фазовый сдвиг между импульсами записи и считывани  достигает определенной величины, по дополнительному каналу св зи на определенныx тактовых позици х сверхцикла, задаваемых счетчиком 10, передаетс  команда , соответствующа  передаче балластной посылки либо вставки, а сдвиг фазы между импульсами записи и считывани  увеличиваетс  или уменьшаетс  на один тактовый интервал. Информаци , считанна  с запоминающего устройства блоков 7 всех п блоков передачи информации плезиохронных каналов, объедин етс  в групповой поток сум1-.атором 8 и через согласующий блок 11 подаетс  в канал св зи. На приемной стороне 2 групповой сигнал из ссЗгласующего блока 12 поступает на вход запоминающего устройства блока 18 и игЛпульсной последовательностью , сформированной распределителем 13 и блоком 17, вписываетс  в запоминающее устройство. В соответствии с командами, выдел емыми блоком 18 на тактовых позици х, определ емых счетчиком 15, производитс  исключение или добавление импульсов записи и изменение скорости считывани . При этом из прин того сигнала исключаютс  балластные ПОСЕЛЛКИ и восстанавливаютс  информационные посылки , прин тые на тактовых позици х дополнительного канала. Таким образом, использование предложенной многоканальной системы передачи двоичной информации обеспечивает повышение эффективности использовани  канала св зи. Это позвол ет существенно снизить количество телефонных каналов, используемых дл  вторичного уплотнени , что особенно важно при построении телеграфной сети на 100, 200 Бод и сети передачи данных страны. Формула изобретени  Устройство дл  передачи и приема двоичной информации с временным уплотнением каналов, содержащее на передающей стороне блоки формировани  сигналов анизохронных каналов, информационные .выходы которых подключены к входам сумматора, выход которого подключен к входу согласующего блока, а также последовательно соединенные генератор тактовых импульсов. и распределитель импульсов, а на приемной стороне - согласующий блок, первый выход которого подключен к информационным входам блоков формировани  сигналов анизохронных каналов, а второй выход согласующего блока подключен к входу распределител the output of which is connected to the input of the SPS cycle synchronization, the outputs of which are connected to the synchronization inputs of the adder and the pulse distributor, the outputs of the QQTO are connected to the inputs of the mode control unit, while the outputs of the plesiochronous signal generating units are connected to the additional inputs of the adder, and on the receiving side there are blocks generating plesiochronous channel signals, a loop counter, a cyclic sync block, and a mode control block whose outputs are connected to control the inputs of the anisochronous channel forming unit, the loop counter, the cycle synchronization block, and the plesiochronous channel shaping units, for which i inputs are connected to the loop counter outputs, and the output of the cyclic sync block is connected to the clock counter of the loop counter, pulse distributor, outputs which are connected to the inputs of the mode control block, and the first output of the matching block is connected to the information inputs of the MFC block and the Vani plesiochronous channel signals. . The drawing shows a structural electrical circuit of the proposed device. A device for transmitting and receiving binary information with time channel multiplexing includes transmitting and receiving sides 1, 2, on the transmitting side 1 - 3 clock pulses generator, 4 pulses distributor, anisochronous channel forming units 5, mode control unit 6, signal forming units 7 plesiochronous channels, the adder 8, block 9 frame synchronization, counter 10 cycles and matching unit 11, and on the receiving side 2 - matching unit 12, distributor 13 pulses, block 14 frame synchronization, account 15 cycles, signalization units 16 of anisochronous channels, mode control unit 1 and plesiochronous channels formation units 18. The device operates as follows. Signals from a plesiochronous channel connected to transmitting side 1 are fed to information inputs of n blocks 7, the clock inputs of which are combined and connected to the output of generator 3. Blocks 7 from the information plesiochronous sequences separate the clock frequencies of the plesiochronous subscribers, which are tacts of recording information into their memory. Read cycles are formed by the distributor 4 and the block 6, which form n pulse sequences. When the phase shift between the write and read pulses reaches a certain value, a command corresponding to the transmission of the ballast parcel or insert is transmitted via certain additional communication channel to the superframe defined by the counter 10, and the phase shift between the write and read pulses is increased or decreased by one clock interval. The information read from the memory of the blocks of 7 all n blocks of information transfer for plesiochronous channels is combined into a group stream, sum 1: ..., 8, and through the matching unit 11 is fed into the communication channel. At the receiving side 2, the group signal from the blind block 12 is fed to the memory of the block 18 and the needle sequence formed by the valve 13 and block 17 is inserted into the memory. In accordance with the commands allocated by block 18 at the clock positions determined by the counter 15, the recording pulses are excluded or added and the read speed is changed. In this case, the ballast POSTS are excluded from the received signal and the information packets received at the clock positions of the additional channel are recovered. Thus, the use of the proposed multi-channel transmission system of binary information provides an increase in the efficiency of use of the communication channel. This makes it possible to significantly reduce the number of telephone channels used for secondary compaction, which is especially important when building a telegraph network per 100,200 Baud and a data transmission network in the country. Apparatus of the Invention A device for transmitting and receiving binary information with time channel multiplexing, which on the transmitting side contains signal conditioning units for anisochronic channels, informational outputs of which are connected to the inputs of the adder, the output of which is connected to the input of the matching unit, as well as serially connected clock generator. and a pulse distributor, and at the receiving side - a matching unit, the first output of which is connected to the information inputs of the anisochronous channel forming units, and the second output of the matching unit is connected to the input of the distributor
SU772472123A 1977-04-04 1977-04-04 Arrangement for transmitting and receiving binary information with time-division multiplexing SU657636A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU772472123A SU657636A1 (en) 1977-04-04 1977-04-04 Arrangement for transmitting and receiving binary information with time-division multiplexing

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU772472123A SU657636A1 (en) 1977-04-04 1977-04-04 Arrangement for transmitting and receiving binary information with time-division multiplexing

Publications (1)

Publication Number Publication Date
SU657636A1 true SU657636A1 (en) 1979-04-15

Family

ID=20703344

Family Applications (1)

Application Number Title Priority Date Filing Date
SU772472123A SU657636A1 (en) 1977-04-04 1977-04-04 Arrangement for transmitting and receiving binary information with time-division multiplexing

Country Status (1)

Country Link
SU (1) SU657636A1 (en)

Similar Documents

Publication Publication Date Title
IL36446A (en) Time divison multiplex data transmission system
US4157458A (en) Circuit for use either as a serial-parallel converter and multiplexer or a parallel-serial converter and demultiplexer in digital transmission systems
US3985965A (en) Digital signal generator
US3909541A (en) Low-speed framing arrangement for a high-speed digital bitstream
GB1013978A (en) Telegraph channel divider system
US4049908A (en) Method and apparatus for digital data transmission
US3748393A (en) Data transmission over pulse code modulation channels
US4002834A (en) PCM synchronization and multiplexing system
US4516236A (en) Full-duplex transmission of bit streams serially and in bit-synchronism on a bus between two terminals.
US4271509A (en) Supervisory signaling for digital channel banks
US3602647A (en) Control signal transmission in time division multiplex system communications
CN1534906B (en) Frame aligning method and circuit
SU657636A1 (en) Arrangement for transmitting and receiving binary information with time-division multiplexing
EP0720319A2 (en) Clock recovery extrapolation
US3571516A (en) Demultiplexing apparatus
JP2693758B2 (en) Frame pulse generation method
CA1168392A (en) Data transmission
SU652718A1 (en) Multichannel system for binary information transmission with time-division multiplexing
ES454648A1 (en) Connection network for PCM TDM automatic telephone exchange equipment
SU813809A1 (en) Device for cycle-wise phasing in data-transmitting system
RU2099873C1 (en) Method and device for digital signal transmission and reception with time-division multiplexing
SU593626A1 (en) Duplex multichannel time-multiplexing system for transmitting binary information
SU1069176A1 (en) Multi-channel communication system
SU860326A1 (en) Device for asynchronous interfacing of digital signals
KR100210685B1 (en) Apparatus for signal multiplexing/demultiplexing in a pbx