SU640444A1 - Устройство дл передачи сообщений с адаптивной диксретизацией - Google Patents

Description

выходы синхронизатора подключены к синхронизирующим входам блока унравлени , дешифратора, блока анализа текуш,его приращени , блока определени  текущего приращени , второго ключа и к второму входу первого элемента ИЛИ, нричем выход формировател  сигналов соединен с вторым входом элемента И, а второй вход второго элемента ИЛИ соединен с выходом вентил , к второму входу которого подключен соответствующий выход блока анализа текущего приращени .

На чертеже изображена структурна  электрическа  схема предлагаемого устройства .

Устройство дл  передачи сообщений с адаптивной дискретизацией содержит логический узел 1, блок 2 формировани  оценочных значеиий, синхронизатор 3, первый, второй, третий и четвертый выходы которого подключены соответственно к синхронизируюЩИм входам преобразовател  аиалог-код 4, формировател  5 сигналов, блока 2 формировани  оценочных значений и логического узла 1, а выход преобразовател  аналог-код 4 соединен с входом форМ1ировател  5 сигналов, два ключа 6 и 7, два элемента ИЛИ 8 и 9, элемент И 10, вентиль 11 и последовательно соединенные блок 12 определени  текущего приращени , блок 13 анализа текущего приращени , дешифратор 14 и блок 15 управлени , выходы которого подключены соответственно к второму входу блока 13 анализа текущего приращени , первому входу блока 2 формировани  оценочных значений и первому входу первого элемента ИЛИ 8, выход которого соединен с первыми входами вентил  ,11 и элемента И 10, выход которого подключен к первому входу второго элемента ИЛИ 9 и второму входу блока 2 формировани  оценочных значений, третий вход которого соединен с выходом первого ключа 6, входы которого соединены с выходами блока 13 анализа текущего приращени , к второму входу которого подключен первый выход логического узла 1, входы которого соединены с выходами блока 2 формировани  оценочных значений и второго ключа 7, к первому входу которого подключен выход преобразовател  аналогкод 4, а второй и третий выходы логического узла 1 соединены с входами блока 12 определени  текущего приращени , при этом соответствующие выходы синхронизатора 3 подключены к синхронизирующим входам блока 15 управлени , дещифратора 14, блока 13 анализа текущего приращени , блока 12 определени  текущего приращени , второго ключа 7 и к второму входу первого элемента ИЛИ 8, причем выход формировател  5 сигналов соединен с вторым входом элемента И 10, а второй вход второго элемента ИЛИ 9 соединен с выходом вентил  11, к второму входу которого

подключен соответствующий выход блока 13 анализа текущего приращени .

Устройство работает следующим образом .

Рассмотрим работу первых двух наиболее характерных циклов.

Первый такт первого значени  сигнала 5i поступает в формирователь 5 сигналов, второй ключ 7 при этом закрыт управл ющим сигналом синхронизатора 3.

Во втором такте формировани  оценочного значени  сигнала не происходит, так как в регистрах блока 2 формировани  оценочных значений информаци  отсутствует .

На третьем такте первого цикла формировани  текущего приращени  в логическом узле 1 не происходит.

Четвертый такт первого цикла характеризуетс  сравнением величины текущего приращени  с заданной величиной G точности и в случае превышени  текущим значением приращени  заданной величины опертуры, значение этого нриращени , представл ющее собой новое значение линейного оценочного приращени  блока 13 анализа текущего приращени , через первый ключ 6 записываетс  в блок 2 формировани  оценочных значений, ключ 6 при этом открыт управл ющим сигналом с блока 13 анализа текущего приращени , в противном случае значение приращени  стираетс .

На п том такте первого цикла работы устройства происходит считывание и выдача значени  отсчета S в канал из формировател  5 сигналов, причем сигнал совпадени  на элемент И 10 подаетс  из синхронизатора 3 через первый элемент ИЛИ 8, при этом значение отсчета 5i записываетс  также в блок 2 формировани  оценочных значений.

Второй цикл. На первом такте этого цикла происходит считывание отсчета S2 и запись его в формирователь 5 сигналов и в логический узел 1.

На втором такте формируетс  оценочное значение сигнала, которое на этом такте будет равно истинному значению отсчета 2.

На третьем такте формируетс  текущее приращение Дтек 52-Si и заиись его в блок 13 анализа текущего приращени .

На четвертом такте анализируетс  величина текущего приращени  и если Атек Gfloib то это значение записываетс  в блок 13 анализа текущего приращени , фиксируетс  в схеме задани  оиертуры, причем величина Адоп Аоц.лпн + Сдоп. а также происходит выдача этого оценочного линейного приращени  в канал.

Claims (1)

1. И тый такт характерен считыванием отсчета 2 из формировател  5 сигналов, причем в канал это значение не выдаетс , так как сигнал совпадени  с элемента И 10 сн т. Итак, после второго цикла в канал св зи передано истинное значение отсчета 5i и, значение сигнала оценочного линейного приращени  Доц. лин1 причем в канал предполагаетс  передавать разр ды, начина  с младшего и заканчива  последним значащим (единичным) старшим. При передаче исходного аналогового сообщени  возможны линейные участки. В этом случае Доц. лин; l-SJ-i-S;| 0, поэтому, чтобы исключить необходимость передачи избыточных отсчетов на таких участках и исключить погрешность при восстановлении сигналов на приемной стороне , в начале такого участка передаетс  полное значение отсчета Si (остальные отсчеты не передаютс ). В св зи с этим в схему устройства введен дешифратор 14, выдающий в устройство управлени  информацию о начале такого участка. При по вЛенин такого участка из блока 15 управлени  через первый элемент ИЛИ 8 подаетс  сигнал совпадени  на элемент И 10, в момент времени соответствующий п тому такту, что обеспечивает выдачу истинного значени  отсчета. На последующих циклах работы в канал будут передаватьс  лишь оценочные линейные приращени , которые хар актеризуют изменени  крутизны нарастани  или спада передаваемого аналогового сигнала, при этом устройство управлени  через определенное число циклов осуществл ет выдачу истинного значени  отсчета с целью исключени  накоплени  ошибки при восстановлеНИИ функции на приемной стороне. Таким образом, в предложенном устройстве избыточность передаваемой информации гораздо меньше. Формула изобретени  Устройство дл  передачи сообщений с адаптивной дискретизацией, содержащее логический узел, блок формировани  оденочных значений, синхронизатор, первый, второй, третий и четвертый выходы которого подключены соответственно к синхронизирующим входам преобразовател  аналог- код, формировател  сигналов, блока формировани  оценочных значений и логического узла, а выход преобразовател  аналог-код соединен с входом формировател  сигналов, отличающеес  тем, что, с целью сокращени  избыточности передаваемых сообщений, в него введены два ключа , два элемента ИЛИ, элемент И, вентиль и последовательно соединенные блок определени  текущего приращени , блок анализа текущего приращени , дешифратор и блок управлени , выходы которого подключены соответственно к второму входу блока анализа текущего пр-иращени , первому входу блока формировани  оценочных значений и первому входу первого элемента ИЛИ, выход которого соединен с первыми входами вентил  и элемента И, выход которого подключен к первому входу второго элемента ИЛИ и второму входу блока формировани  оценочных значений, третий вход которого соединен с выходом первого ключа, входы которого соединены с выходами блока анализа текущего приращени , к второму входу которого подключен первый выход логического узла, входы которого соединены с выходами блока формировани  оценочных значений и второго ключа, к первому входу которого подключен выход преобразовател  аналог-код, а второй и третий выходы логического узла соединены с входами блока определени  текущего приращени , при этом соответствующие выходы синхронизатора подключены к синхронизирующим входам блока управлени , дешифратора, блока анализа текущего приращени , блока определени  текущего приращени , второго ключа и к второму входу первого элемента ИЛИ, причем выход формировател  сигналов соединен с вторым входом элемента И, а второй вход второго элемента ИЛИ соединен с выходом вентил , к второму входу которого подключен соответствующий выход блока анализа текущего приращени . Источники информации, прин тые во внимание при экспертизе 1. Авторское свидетельство СССР № 315288, кл. Н ОЗК 13/02, 1970.

   9