SU640301A1 - Адаптивное вычислительное устройство - Google Patents
Адаптивное вычислительное устройствоInfo
- Publication number
- SU640301A1 SU640301A1 SU762393444A SU2393444A SU640301A1 SU 640301 A1 SU640301 A1 SU 640301A1 SU 762393444 A SU762393444 A SU 762393444A SU 2393444 A SU2393444 A SU 2393444A SU 640301 A1 SU640301 A1 SU 640301A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- inputs
- group
- outputs
- switch
- memory block
- Prior art date
Links
Landscapes
- Hardware Redundancy (AREA)
Description
1
Изобретепие относитс к вычислительной технике и, в частности, к адаптивным вычислительным устройствам, состо щим из многофункциональных элементов, в которых при по влении отказов автоматически производитс перестройка структуры с целью восстановлени правильного функционировани устройства. Оно может быть применено в адаптивных цифровых вычислительных машинах, имеющих высокую живучесть , при ограниченной надежности элементов.
Известно адаптивное вычислительное устройство 1, содержащее функционально устойчивую сеть на многофункциональных пороговых элементах, узел регулировки, схемы сравнени , регистр, и логические схемы.
Недостатком известного вл етс возможность вынолИени только логических функций и значительной временной избыточности .
Известно адаптивное вычислительное устройство , содержащее многофункциональное логическое устройство, анализатор, селектор операций и вспомогательное оборудование 2.
Недостатком известного вл етс функциональна ограниченность в выполнении только логических функций, выполн емых
многофункциональным логическим устройством .
Наиболее близким техническим решением к данному изобретению вл етс адаптииное вычислительное устройство 3. содержащее многофункциональные модули, блок контрол , элементы И, ИЛИ-НЕ, НЕ, коммутаторы , кольцевые регистры, генератор тактовых импульсов.
Известное устройство обладает недостатком , заключающимс в его функциональной ограниченности параллельным выполнением только независимых между собой функций, возложенных на модули. В нем невозможна организаци как последовательного , так и параллельно последовательного процесса вычислени функций в случае их зависимости, т. е. когда результат вычислени некоторых из них вл етс входным воздействием дл круглых функций . Кроме того, надежность известного адаптивного вычислительного устройства ограничена возможностью восстановлени функционировани возложением функци) отказавшего модул на соседний модуль.
Целью изобретени вл етс расширение функциональных возможностей за счет увеличени числа реализуемых функций и повышени надежности устройства.
Дл этого адаптивное вычислительное устройство содержит блоки пам ти и регистр сдвига, при этом входы устройства соединены с информационными входами регистра сдвига, выходы которого через первый коммутатор соединены с первой группой входов второго коммутатора, втора группа входов которого соединена с первой группой выходов первого бока пам ти, настроечными входами многофункциональных модулей и с первой группой входов третьего коммутатора, выходы второго коммутатора через многофункциональные модули соединены со второй группой входов третьего коммутатора, выходы которого соедирюны с информационными входами регистра сдвига, тактирующий вход регистра сдвига соединен с выходом элемента ИЛИ-НЕ и с тактирующим входом первого кольцевого регистра, выходы которого через второй блок пам ти подключены к нервой группе входов первого блока пам ти , втора группа входов которого соединена с первой группой входов третьего блока пам ти, первый выход которого соединен с первым входом элемента И, второй вход которого подключен к выходу генератора тактовых импульсов, выход элемента И подключен к тактирующему входу второго кольцевого регистра и через элемент НЕ к управл ющему входу первого блока пам ти, выходы второго кольцевого регистра подключены ко второй группе входов третьего блока пам ти, третьи группы входов первого и третьего блоков пам ти соединены со входами элемента ИЛИ-НЕ и нервой группой входов блока контрол , втора группа входов которого соединена с тестовыми выходами многофункциональных модулей, четверта группа входов первого блока пам ти соединена со второй группой выходов третьего блока пам ти.
На чертеже представлена блок-схема предлагаемого устройства.
Адаптивное вычислительное устройство содержит многофункциональные модули 1, блок контрол 2, элементы И 3, ИЛИ-НЕ 4, НЕ 5, коммутаторы 6, 7, 8, кольцевые регистры 9, 10, генератор тактовых импульсов И, блоки пам ти 12, 13, 14 и регистры сдвига 15, выходы регистра сдвига 16, перва группа коммутатора 17, втора группа входов коммутатора 7-18, перва группа выходов блока пам ти 12-19, настроечные входы 20, перва группа входов коммутатора 8-21, выходы коммутатора 7-22, втора группа входов коммутатора 8-23, выходы коммутатора 8-23, тактирующий вход регистров 15-25, тактирующий вход кольцевого регистра 9-26, выходы кольцевого регистра 9-27, перва группа входов блока пам ти 12-28, втора группа выходов блока пам ти 12-29, перва группа входов блока пам ти 14-30, первый выход блока пам ти 14-31, тактирующий вход
кольцевого регистра 10-32, второй вход блока пам ти 12-33, втора группа входов блока пам ти 14-34, третьи группы входов 35, 36 первого 12 и третьего 4 блоков пам ти , входы элемента ИЛИ-НЕ 4-37, группа выходов блока контрол 2-38, группа входов блока контрол 2-39, тестовые выходы многофункциональных модулей 1 - 40, четверта группа входов блока пам ти
12-41, втора группа выходов третьего блока пам ти 14-42.
Многофункциональные модули 1 способны настраиватьс на вынолнение одной функции из некоторого множества {/ь ...,
fn}- При этом система многофункциональных модулей предназначена дл выполпени некоторой функции {/i,..., /«}, составленной из множества функций {/i,..., fn} или его подмножества, причем некоторые
функции могут быть зависимы друг от друга , т. е. результат вычислени одних функций необходим дл вычислени других. Таким образом некоторые составл ющие функции могут быть вычислены параллельно , а некоторые только последовательно в определенном пор дке, т. е. в общем случае , процесс вычислени функции F будет параллельно последовательным. В предлагаемом устройстве блок пам ти
13 предназначен дл задани функции , ..., fn}, возложенной на систему. Блок пам ти 12 предназначен дл настройки многофункциональных модулей 1 на реализацию функций, вычисл емых в текущем такте. Блок нам ти 14 предназначен дл хранени информации о способности многофункциональных модулей 1 выполн ть функции /1, /2, .-., fn, тер емые в процессе эксплуатации. Посредством блоков пам ти
12, 14, производ щих логическую обработку хранимой в них информацией, осуществл етс восстановление функционировани после отказа путем перераспределеии функций, возложенных на многофункциональные модули 1.
Claims (1)
- Формула изобретениАдаптивное вычислительное устройство,содержащее многофункциональные модули, блок контрол , элементы И, ИЛИ-НЕ, НЕ, коммутаторы, кольцевые регистры, генератор тактовых импульсов, отличающеес тем, что, с целью расщирени функциональных возможностей за счет увеличени числа реализуемых функций и повышени надежности , устройство содержит блоки пам ти и регистр сдвига, при этом входы устройства соединены с информационнымивходами регистра сдвига, выходы которого через первый коммутатор соединены с нервой группой входов второго коммутатора, втора группа входов которого соединена с первой группой выходов первого блока пам ти , настроечными входами многофункци
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU762393444A SU640301A1 (ru) | 1976-08-04 | 1976-08-04 | Адаптивное вычислительное устройство |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU762393444A SU640301A1 (ru) | 1976-08-04 | 1976-08-04 | Адаптивное вычислительное устройство |
Publications (1)
Publication Number | Publication Date |
---|---|
SU640301A1 true SU640301A1 (ru) | 1978-12-30 |
Family
ID=20673104
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU762393444A SU640301A1 (ru) | 1976-08-04 | 1976-08-04 | Адаптивное вычислительное устройство |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU640301A1 (ru) |
-
1976
- 1976-08-04 SU SU762393444A patent/SU640301A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU640301A1 (ru) | Адаптивное вычислительное устройство | |
SU928685A1 (ru) | Резервированное устройство | |
SU515314A1 (ru) | Определитель линии вызывающего абонента в автоматической коммутационной системе | |
SU1688286A1 (ru) | Регистр сдвига | |
SU479115A1 (ru) | Адаптивное вычислительное устройство с поразр дной обработкой информации | |
SU832711A1 (ru) | Резервированное триггерное устрой-CTBO | |
SU1180898A1 (ru) | Устройство дл контрол логических блоков | |
SU534398A1 (ru) | Устройство дл пуска поточно-транспортной системы | |
SU133498A1 (ru) | Способ автоматического искани маркированного выхода | |
SU608277A1 (ru) | Резервированное устройство | |
SU379054A1 (ru) | КОМЛгУТИРУЮЩЕЕ УСТРОЙСТВОtJViU»I _^7»».^«^-- | |
SU1257647A1 (ru) | Устройство дл распределени заданий | |
SU444190A1 (ru) | Устройство дл вычислени функций упор доченного выбора | |
SU798853A1 (ru) | Процессор с реконфигурацией | |
SU517176A2 (ru) | Устройство дл передачи-приема кода морзе | |
SU543941A1 (ru) | Адаптивное вычислительное устройство | |
SU547773A1 (ru) | Устройство поиска псевдослучайного сигнала по задержке | |
SU144641A1 (ru) | Двухтактный одноразр дный сумматор комбинационного типа | |
SU602939A1 (ru) | Устройство сдвига информации | |
SU746526A1 (ru) | Устройство дл управлени переключением скольз щего резерва | |
SU1347082A1 (ru) | Сигнатурный анализатор | |
SU970359A1 (ru) | Генератор случайных чисел | |
SU444317A1 (ru) | Селектор минимальной длительности | |
SU742937A1 (ru) | Микропрограммное устройство управлени | |
SU839068A1 (ru) | Делитель частоты следовани импуль-COB C КОэффициЕНТАМи дЕлЕНи |