SU637804A1 - Струйный триггер - Google Patents
Струйный триггерInfo
- Publication number
- SU637804A1 SU637804A1 SU752190087A SU2190087A SU637804A1 SU 637804 A1 SU637804 A1 SU 637804A1 SU 752190087 A SU752190087 A SU 752190087A SU 2190087 A SU2190087 A SU 2190087A SU 637804 A1 SU637804 A1 SU 637804A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- input
- trigger
- signal
- bistable
- Prior art date
Links
Landscapes
- Manipulation Of Pulses (AREA)
Description
(54) СТРУЙНЫЙ ТРИГГЕР
та НЕ-ИЛИ, выход которого соединен с вторым входом второго элемента НЕ-ИЛИ, а первый и второй каналы , установки триггера в первоначальное состо ние соединены соответственно с эапрещакмдим входом второго элемента НЕ-ИЛИ и третьими входами первого и второго бистабильных элементов,
На чертеже представлена схема предлагаемого триггера.
Триггер содержит три бистабильных элемента 1-3, три моностабильных элемента НЕ-ИЛИ 4-6, счетный вход 1, выходы а и 9, каналы 10 и 11 установки триггера в первоначальное состо ние .
Выходы 8 и 9 триггера устанавливаютс в первоначальное состо ние следу ющим образом, Единичный сигнал подаетс на запре вдающий вход элемента НЕ-ИЛИ с канала 11 установка О , С выхода этого элемента на вторые входы элементов 3 и 1 проходит единичный сигнал. Если при этом на cueTHQNS входе 7 находитс нулевой сигнал, то элемент.3 переключаетс в состо ние, при котором с его выхода на второй вход элемента НЕ-ИЛИ 4 поступает единичный сигнал, а если на счетном входа 7 находитс единичный сигнал, то с него на первый вход элемента НЕ-ИЛИ 4 также поступает единичный сигнал. В обоих случа х с выхода элемента НЕ-ИЛИ 4 на первый вход бистабильного элемента 1 поступает нулевой сигнал. Таким образом, при подаче единичного сигнала на запрещающий вход элемента НЕЖИЛИ 5 независимо от наличи или отсутстви единичного сигнала на счетном входе 7 на первый вход бистабильного элемента 1 поступает .нулевой сигнал, а на второй его вход единичный сигнал, вследствие чего на выходах триггера устанавливаютс .сигналы, показанные на чертеже. При сн тии единичного сигнала с запрещающего входа элемента НЕ-ИЛИ 5 состо ние сигналов на выходах триггера не измен етс . Дл первоначального задани на вы ходах триггера сигналов, противоположных показанным на чертеже, в канал 10 установка 1 подаетс единичны сигнал, при этом независимо от того, какой сигнал на счетном входе 7, на один из входов элемента НЕ-ИЛИ 5 (на второй), поступает единичный сигнал, а с выхода элемента НЕ-ИЛИ 5 на вход бистабильного элемента 1 - нулевой. Следовательно, на выходах триггера установ тс сигналы, противоположные показанным на чертеже. При сн тии единичного сигнала с канала 10 уст новка 1 состо ние выходов триггера не измен етс . .Пусть кратковременной подачей еди ничного сигнала в канал 11 установ ка О на выходах триггера устанавливаютс сигналы, соответствующие изображенным на чертеже, дл определенности на счетном входе 7 находитс при (ЭТОМ нулевой сигнал, тогда на задействованных выходах элементов устанавливаютс следующие сигналы: на выходах бистабильных элементов 1 и 2 - единичные , на выходе элементов 4-6 - нулевые.
Триггер работает следующим образом .
Claims (2)
- На счетный вход 7 подаетс единичный сигнал. Этим сигналом бистабильный элемент 3 переключаетс в состо ние , при котором с его задействованного выхода идет нулевой сигнал, состо ние же выходов всех остальных алементов не измен етс . При сн тии со счетного входа 7 единичного сигнала на выходе элемента 4 по вл етс единичный сигнал, этим сигналом бистабильный элемент 3. переклгочаетс в состо ние, противоположное показанному на чертеже; выходные сигналы элементов б, 2 и 5 не измен ютс . При повторной подаче единичного сигнала на счетный вход 7 на выходе элeмe гтa 4 единичный сигнал исчезает, а на обоих входах элемента б оказываютс нулевые сигналы, в результате чего на выходе элемента 6 по вл етс единичный сигнал . Этим сигналом элемент 5 удерживаетс в прежнем состо нии, а элеру1ент 2 перекЛючаетс в состо ние, при котором с его выхода на вход элемента 5 проходит нулевой сигнал„ При сн тии со счетного входа 7 eдин f iнoгo сигнала на выходе элемента 4 по вл етс еди.ничный сигнал, а на выходе элемента 6 - нулевой на обоих входах элемента 5 сигналы оказываютс нулевыми, что приводит к по влению на его выходе единичного сигнала. Этим сигналом элементы 3 и 1 переключаютс в исходное состо ние. Элементы 4 и 2 в исходное состо ние переключаютс сигналом с выхода элемента 3, а элемент б сигналом с выхода элемента 1, После переключени элемента 2 единичным сигналом с его выхода элемент 5 также переключаетс в исходное состо ние. Состо ние триггера вновь оказываетс исходным. В дальнейшем при последовательной подаче на счетный вход единичных. сигналов и их сн ти циклы состо ний триггера повтор ютс , причем по окончании сн ти со счетного входа каждого единичного сигналы на выходах триггера измен ютс на противоп сложные. Предложенный триггер по сравнению с известным содержит на один логический элемент меньше, что в стоимостном выражении составл ет около 15%. Простота схемы, возможность устанавливать на выходах триггера нулевые и единичные сигналы в любой фазе его состо ни 65 .дезависимо от наличи или отсутстви единичного сигнала на счетном входе обеспечивают надежность работы и прос тоту эксплуатации триггера. Схема три гера может быть собрана из серийно вы пускаемых струйных логических элементов . Присоединение, незадействованных в схеме триггера выходов элементов к внешней схеме вли ни на работу триггера не оказывает. Формула изобретени Струйный триггер, содержащий биста бильные элементы и элементы , первый и второй каналы установки триг гера в первоначальное состо ние, выход первого элемента НЕ-ИЛИ соединен с первьзм входом первого бистабильного элемента, второй вход которого соединен с выходом второго элемента НЕ-ИЛИ, выходы первого бистабильного элемента вл ютс выходами триггера, причем один из них соединен с первим входом третьего элемента НЕ-ИЛИ, выход которого соединен с первым входом второго бистабильного элемента, а выход второго бистабильного элемента-адА«ycmsHoSifa О соединен с первым входом второго элемента ПЕ-ИЛИ, отлич ающийс тем, что, с целью повьвиени надежности триггера, первый вход третьего бистабильного элемента соединен с выходом второго элемента НЕ-ИЛИ, второй вход данного бистабильного элемента - со счетным входом триггера, а выход - с первым входам первого элемента НЕ-ИЛИ и вторым входом второго бистабильного элемента, второй вход первого элемента НЕ-ИЛИ соединен со счетным входом триггера, а его выход с вторым входом третьего эл лента НЕ-ИЛИ, выход которого соединен с вторым входом второго элемен.та НЕ-ИЛИ, а первый и второй каналы установ ки триггера в первоначальное состо ние соединены соответственно с запрещающим входом второго эламента КБ-ИЛИ и третьими входами первого и второго бистабильных элементов. Источники информации, прин тые во внимание при экспертизе: 1,Авторское свидетельство СССР { 470801, кл. Q Об D 1/10.
- 2.Патент США № 3243113,кл.235-201, 1966.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU752190087A SU637804A1 (ru) | 1975-11-17 | 1975-11-17 | Струйный триггер |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU752190087A SU637804A1 (ru) | 1975-11-17 | 1975-11-17 | Струйный триггер |
Publications (1)
Publication Number | Publication Date |
---|---|
SU637804A1 true SU637804A1 (ru) | 1978-12-15 |
Family
ID=20637489
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU752190087A SU637804A1 (ru) | 1975-11-17 | 1975-11-17 | Струйный триггер |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU637804A1 (ru) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2593934C1 (ru) * | 2015-06-24 | 2016-08-10 | Федеральное государственное бюджетное учреждение науки Институт проблем управления им. В.А. Трапезникова Российской академии наук | Струйно-оптический триггер с раздельными входами и с постоянной памятью |
-
1975
- 1975-11-17 SU SU752190087A patent/SU637804A1/ru active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2593934C1 (ru) * | 2015-06-24 | 2016-08-10 | Федеральное государственное бюджетное учреждение науки Институт проблем управления им. В.А. Трапезникова Российской академии наук | Струйно-оптический триггер с раздельными входами и с постоянной памятью |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
AU6392686A (en) | Digital intergrated circuit | |
GB1053189A (ru) | ||
SU637804A1 (ru) | Струйный триггер | |
US3212009A (en) | Digital register employing inhibiting means allowing gating only under preset conditions and in certain order | |
GB2025173A (en) | Detectingfaulty elements among pluralities of phasecontrolled oscillators | |
SU1495988A1 (ru) | Импульсный ключ с запоминанием сигнала управлени | |
SU1198743A1 (ru) | Многоканальное устройство для синхронизации работы апериодических автоматов | |
SU607217A1 (ru) | Многоканальное устройство дл приоритетной селекции импульсов | |
SU641658A1 (ru) | Многопрограмный делитель частоты | |
SU623259A1 (ru) | Устройство синхронизации | |
SU1179344A1 (ru) | Устройство дл контрол распределител импульсов | |
SU641657A1 (ru) | Делитель частоты следовани импульсов | |
SU511722A1 (ru) | Распределитель импульсов | |
SU1061254A2 (ru) | Устройство дл выделени одиночного импульса | |
FR2346775A1 (fr) | Processeur de traitement de donnees multiples ayant des priorites diffe | |
SU754366A1 (ru) | Устройство для контроля распределителя 1 | |
SU151511A1 (ru) | Способ выполнени логических операций | |
SU1182667A1 (ru) | Делитель частоты с переменным коэффициентом делени | |
SU947862A1 (ru) | Устройство дл регистрации сигналов ошибок | |
SU1149402A1 (ru) | Двоичный счетчик | |
SU764131A1 (ru) | Многоканальный коммутатор с переменным циклом опроса | |
SU930626A1 (ru) | Устройство дл задержки импульсов | |
SU841038A1 (ru) | Буферное запоминающее устройство | |
SU517164A1 (ru) | Счетчик импульсов с управл емым коэффициентом пересчета | |
SU723768A1 (ru) | Устройство допускового контрол временных интервалов между импульсами |