Изобретение относитс к области вычислительной техники и может быть иопопьзовано дгш повышени эффективности больших ЦВМ, дл расширени воэможности малых ЦВМ при веро тностном модели ровании, а также в качестве основного бпока стохастических ЭВМ. Известны генераторы псевдослучайных чисел, основанные на применении регистров сдвига. Простейшим генератором псевдослучайных чисел на базе регистра сдвига вл етс последовательный генератор псевдо случайных чисел (ГПСЧ) i. В таком генераторе очередное двоичное число образуетс на выходе 8 разр дов регистра сдвига через ii импульсов сдвига. Частота выборки псевдослучайных чисел в N раз меньше, чем тактова частота. Другой из известных генераторов псевдослучайных чисел дл повьлиени бьютродействи на один разр д содержит m t-m-/ Г--) триггеров, что обуспав -. пивает его аппаратурную избыточность 21 Наиболее бшгзким техническим решением к данному изобретению вл етс генератор псевдосдучайных чисел, содержащий т сумматоров по модупю /ша и гП триггеров, входы синхроннэацик которых подкгаочены к выходу генератс а тактовых HMnym.coBfpj. Недостатком этого генератс а также вл етс аппаратурна избыточность. Целью изобретени вп51етс упрощение гевератора. Дп достижени постав пенной ие и единичные выходы триггеров подключены к первым входам сумматсфов по модупю два соответственно, вторые вхощл старших сумматоров по модулю два ктаочены / к единичным выходам i младших триггеров соответственно, счетные входы 2 i - m старших триггеров соединетны с единичными выходами 2 i m младших триггеров соответственно, счетные входы2т-2 младших триггеров соединены с выходами2n)-2i старших сумм торов по модулю два соответственно, вто4 рые входы in- 1 мпадших сумматоров по модулю два подключены к выходам m - { старших сумматоров по модулю даа соответственно. Бпок-схема генератора дп случа ТИ 5 (т -число разр дов генератора ) приведена на чертеже. Генератор содержит тТ триггеров 1, входы синхронизации которых подключены к генератору тактовых импульсов 2, т сумматоров по модулю два 3, первые входы которых соединены с единичными выходами триггеров, а вторые входы i старших сумматоров по модулю два соединены с единичными выходами млад- ших триггеров, вторые входы-т-i младших сумматоров по модулю два соединены с Ш выходами старших сумматоров по моду лю зва, счетные входы 2 - m старших тригге ров соединены с единичными выходами 2i -1 младших триггеров, а счетные входы 2т - 2 « млaдшvlx триггеров соединены с выходами 2т-21 старших сумматоров по модулю два. Работает генератор следующим образом . Начальное псевдослучайное число иО /иО vOл о имеет вид )- 2 Щт7 разр дность регистра сдвига,на базе которого основан гечератор. ЧислоЬ° 1321 ,., Ь снимаетс с выходов сумматоров ПО модулю два слева направо, а число ..,b2j«c выходов триггеров со счетным входом. При поступлении тактового импульса состо ние триггеров и соответственно состо ние выходов сумматоров по модулю два измен етс . По истечении переходных процессов на выходах сумматоров по модулю два и выходах триггеров получаетс очередное псевдослучайное число J j sbjbgM.bg При поступлении очередного тактового импульса получаетс следующее число Ё „ и т. д. Из функционировани многоканального генератора псевдослучайных чисел очевидно, что данное устройство имеет максимальное быст родействие, т. е. за один такт получаетс следующее число. В данном случае быстродействие определ етс только элементной базой. Структурный состав генератора показьшает, что при минимальных затратах оборудовани попучает с 2 m разр дное псевдослучайное число. Данньпй генератор, как и все генераторы на базе регистра сдвига с сумматором по модулю два, генерирует М- последовательность, свойства которой хорошо изучены. Аналитически функциональные св зи дл построени многоканального генерато а псевдослучайных чисел пл любого значени легко определить из следующей системы уравнений (1): , к-И , «. К m-j Oam-jQ m Uj jrO,i.2,...rn-l дИ+14 4m-j b2m-i® 2Ui; .i,,... гт7-1 где D.j - содержимое или значение m разр да ГСП Ч в К+1 такт работы устройства. Дл по снени аналитической зависимости (1) и функционировани генератора на чертеже приведена конкретна структура дл m 5. Легко видеть, что функциональные св зи структуры подчин ютс вышеприведенной системе уравнений (1). Так, например, дл m 5, i 3 система уравнений (1) имеет вид ЧоЬ.о® Ьб bg b ® bj be b4 b2 bf bg ,&b t72 что полностью соответствует функциональным св з м между узлами многоканального генератора псевдослучайных чисел, приведенного на чертеже. Все известные генераторы псевдослучайных чисел на базе рюгистра сдвига имеют одинаковые статистические свойства, отражающие равномерность и случайность по влени двоичных цифр. Все эти свойства определ5Ш)тс свойствами последовательного генератора, что доказьгоаетс в р де литературных источников. Предлагаемый многоканальньтй генератор псевдослучайных чисел обладает аналогичными Свойствами в силу того, что генерирует идентичную последовательность псевдослучайных чисел, как и последовательный генератор. Справедливость этого утверждени подтверждаетс функционированием последовательного генератора и предлагаемого генератора. Дл генератора, приведенного на чертеже, последовательность псевдослучайных чисел будет иметь вид: Ъ ЪгЬзЬ ЬзЬ Ь Ъ Ъ Ью 1 1 О О i i о 1 О I О 1 L о О О i 1 причем очередное чиспо получаетс за один такт, и разр дность этого числа равн етс 1О, т. е. в общем случае 2 Дн последовательного генератора посл довательность состо ний триггеров буд иметь вид: Очевидно, что очередным псевдослучайным числом может вл етьс только тако число, которое получаетс через N : 10 тактов, т. е. очередным после. в1 1rj л етс число с i -з вьгщеприведенного fe I к tr легко видеть, чтос,,(, иЕ, fe,, , нополучение сопр жено с большими временными затратами. Таким образом, введение новых функциональных св зей и сумматоров по модулю два позвол ет получить быстродействующий , высоко экономичньШ многоканаль ный генератор псевдослучайных чисел. Если в прототипе удельные затраты обору довани на один разр д составл ли один триггер со счетным входом, то в предлагаемом генераторе 1/2 триггера плюс 1/ сумматора по модулою два. И в то же врем быстродействие такого генератора максимально. Патентный поиск пока96 зап, что прелпагаемый многоканапьный генератор псевдоспучайньгх чисеп имеет максимальное быстродействие (т. е. это устройство однотактное) и самые минимальные удегаьньге затраты оборудовани по сравнению с известными. форму па изобретени Генератор псевдослучайных чисеп, содержащий гтт сумматоров по модулю два и fYl триггеров, входы синхронизации которых подключены к выходу генератора тактовых импульсов, отличающийс тем, что, с цепью упрощени генератора , единичные выходы триггеров подключены к первым входам сумматоров по модулю два соответственно, вторые входы 4 старших сумматоров по ива подключены к единичным выходам младших триггеров соответственно, счетные входы 2 - т старших триггеров соединены с единичными выходами 21-тмпада1их триггеров соответственно, счетные входы 2т- 2 I младших триггеров соединены с выходами 2т-2 старших сумматоров по модулю два соответственно, вторые входы 1 - младших сумматоров по модулю два подключены к выходам m-i старших сумматоров по модулю два соответственно. Источники информации, прин тые во внимание при экспертизе; 1.Яковлев В. В.,Федоров Р. Ф. , Стахастические вычислительные машины. Л., Машиностроение, 1974, с. 246253 . 2.Авторское свидетельство СССР №468231, кп. Q 06 F 1/О2, 14.О9.73. 3.Авторское свидетельство СССР N«543962, кл. q О7 С 15/ОО, 16,06.75.The invention relates to the field of computer technology and can be used to increase the efficiency of large digital computers in order to expand the capabilities of small digital computers with probabilistic modeling, as well as the main component of stochastic computers. Known pseudo-random number generators are based on the use of shift registers. The simplest pseudo-random number generator based on the shift register is the sequential pseudo random number generator (PRNG) i. In such a generator, the next binary number is formed at the output of 8 bits of the shift register after ii shift pulses. The sampling frequency of pseudo-random numbers is N times less than the clock frequency. Another of the known pseudo-random number generators for triggering a one-bit operation contains m t-m- / Γ--) triggers, which is loaded with -. he drinks his hardware redundancy 21 The most common technical solution to this invention is a pseudo-random number generator, containing m modup / sha adders and hp triggers, whose synchronous inputs are connected to the clock output HMnym.coBfpj. The disadvantage of this generation is also hardware redundancy. The aim of the invention is to simplify the generator. Achievement of the supply and single outputs of the flip-flops are connected to the first inputs of the summatics by modupu two, respectively, the second inlets of the senior modulators are two ktaochen / to the single outputs of the i-triggers, respectively, 2 counting outputs of the i-m older triggers are connected to the single outputs of 2 ims junior triggers, respectively, counting inputs 2t-2 junior triggers are connected to outputs 2n) -2i of senior sums modulo two, respectively, the second inputs are in-1 mPad modulo two are connected to outputs m - {one hundred Shih adders modulo Yeah, respectively. Bpok diagram of the generator dp case TI 5 (t - the number of bits of the generator) is shown in the drawing. The generator contains tT flip-flops 1, the synchronization inputs of which are connected to the clock pulse generator 2, t modulators total two 3, the first inputs of which are connected to the single triggers outputs, and the second inputs of the i modulo two adders two connected to the single outputs of the youngest triggers, the second inputs modulo two junior adders are connected to the W outputs of the senior adders by modulus, the counting inputs 2 - m of the higher triggers are connected to the unit outputs 2i -1 of the younger triggers, and the counting inputs of 2t - 2 "mldshl triggers connected to the outputs of 2m-21 senior adders modulo two. The generator works as follows. The initial pseudo-random number of iO / iO vO o is of the form) - 2 Schm7 the width of the shift register on the basis of which the hecherator is based. The number ° 1321,., B is removed from the outputs of the adders using software module two from left to right, and the number, b2j "c, of the outputs of the triggers with the counting input. Upon receipt of a clock pulse, the state of the flip-flops and, accordingly, the state of the outputs of modulo-two adders change. After the transients at the outputs of modulo-two adders and the outputs of the flip-flops, the next pseudo-random number J j sbjbgM.bg is obtained. When the next clock pulse arrives, the next number is obtained, etc. From the operation of the multichannel pseudo-random number generator, it is obvious that this device has the maximum fast speed, i.e., the next number is obtained in one clock cycle. In this case, performance is determined only by the element base. The structural composition of the generator shows that, at the minimum cost of the equipment, with a 2 m bit, a pseudo-random number. This generator, like all generators on the basis of a shift register with a modulo-two adder, generates an M-sequence, the properties of which are well studied. Analytically functional connections for constructing a multichannel generator of pseudo-random numbers pl of any value can be easily determined from the following system of equations (1): K, AND, “. K m-j Oam-jQ m Uj jrO, i.2, ... rn-l dI + 14 4m-j b2m-i® 2Ui; .i ,, ... gt7-1 where D.j is the content or value of m bit of the GSP H in K + 1 device operation cycle. To clarify the analytical relationship (1) and the operation of the generator, the drawing shows a specific structure for m 5. It is easy to see that the functional relationships of the structure are subject to the above system of equations (1). So, for example, for m 5, i 3, the system of equations (1) has the form Chob.o® bb bg b ® bj be b4 b2 bf bg, & b t72 which fully corresponds to the functional connections between the nodes of a multichannel pseudo-random number generator, shown in the drawing. All known pseudo-random number generators based on a shear hub registrar have the same statistical properties, reflecting the uniformity and randomness of the appearance of binary digits. All these properties are determined by the properties of a sequential generator, which is shown in a number of references. The proposed multi-channel pseudo-random number generator has similar properties due to the fact that it generates an identical sequence of pseudo-random numbers, like a sequential generator. The validity of this statement is confirmed by the operation of the sequential generator and the proposed generator. For the generator shown in the drawing, the sequence of pseudo-random numbers will look like this: b b b b b b b b b b b 1 1 O O ii o 1 O I O 1 L O O O i 1 with the next number received in one clock cycle, and the bit the numbers are 1O, i.e., in the general case of 2 days of a sequential generator, the sequence of trigger conditions would look like: Obviously, the next pseudo-random number can only be such a number, which is obtained in N: 10 cycles, i.e. next after. b1 1rj the number with i –z of the above fe I to tr is easy to see that ,, (,, and, fe,,, but getting is associated with large time expenditures. Thus, the introduction of new functional connections and modulo-2 adders allows It is not possible to get a high-speed, highly economical multichannel pseudo-random number generator. If in a prototype the unit cost of equipment for one bit consisted of one trigger with a counting input, then in the proposed generator 1/2 of the trigger plus 1 / adder modulo two. same time the speed of such a gene The maximum possible patent search so far is that the pre-generated multi-pseudo-pseudo-numeric generator has the maximum speed (i.e., this device is one-cycle) and the equipment costs are minimal compared to the known ones. and fYl of the flip-flops, the synchronization inputs of which are connected to the output of the clock pulse generator, characterized in that, with the generator simplification circuit, the single outputs of the flip-flops are connected Yucheny to the first inputs of modulo adders two, respectively, the second inputs of the 4 senior willow adders are connected to the unit outputs of the lower triggers, respectively, the counting inputs 2 - m of the higher triggers are connected to the unit outputs of 21-tampad triggers, respectively, the counting inputs of 2t - 2 I junior triggers connected to the outputs of 2m-2 senior adders modulo two, respectively, the second inputs 1 - lower adders modulo two connected to the outputs mi of the senior modulators two respectively. Sources of information taken into account in the examination; 1.Yakovlev V.V., Fedorov R.F., Stachistic computers. L., Mechanical Engineering, 1974, p. 246253. 2. USSR author's certificate No. 468231, kp. Q 06 F 1 / O2, 14.O9.73. 3. USSR author's certificate N 543962, cl. q O7 C 15 / OO, 16.06.75.