SU630743A1 - Аналого-цифровой преобразователь - Google Patents

Description

Структурна  электрическа  схема устройства приведена на чертеже.

Аналого-цифровой преобразователь содержит резисторы 1, сравнивающие устройства 2, стабилизаторы 3, 4 токов, преобразователь 5 унитарного кода в двоичный, регистр 6 старших разр дов, регистр 7 младших разр дов, дешифратор 8, многопозиционный аналоговый переключатель 9, блок 10 управлени , триггер 11 тактов преобразовани , стабилизаторы 12, 13 тока, диоды 14-17 и резисторы 18.

Преобразуемый сигнал в первом такте преобразовани  передаетс  непосредственно на первые входы всех сравнивающих устройств 2, так как в этом такте с помош,ью диодов 15 и 16 ток от стабилизаторов 12, 13 оказываетс  отключенным от резисторов 18. На вторые входы сравнивающих устройств 2 подаютс  напр жени  с резисторов 18.

Сигналы унитарного кода с помощью преобразовател  5 преобразуютс  в двоичный код и записываютс  в регистр 6. В результате этого на одном из выходов дешифратора 8 по вл етс  сигнал, который воздействует на соответствующий вход многополюсного аналогового переключател  9.

При установке триггера 11 в противоположное состо ние по сигналу из блока 10 управлени  осуществл етс  подготовка к второму такту считывани , заключающеес  в том, что вход соответствующего сравнивающего устройства 2 с помощью многополюсного аналогового переключател  9 подключаетс  к общей щине, включаетс  ток через резисторы 18 от дополнительных стабилизаторов тока 12, 13, подключаемых с помощью диодов 14-17, управл емых триггером 11.

Величина тока стабилизаторов 12, 13 отличаетс  от тока, протекающего через резисторы 18, на такую величину, что на их выходах образуютс  уровни, характерные дл  нониусной щкалы. Это позвол ет использовать те же самые сравнивающие устройства 2 и во втором такте считывани , который заканчиваетс  записью двоичного кода с выхода преобразовател  5 в регистр 7, и на выходах регистров 6, 7 устанавливаетс  параллельный двоичный код результата преобразовани .

Использовани.е дещифратора 8 и дополнительных резисторов 18 стабилизаторов 12,

13 с диодами 14-17 позвол ет второй такт преобразовани  выполнить в виде нониусного считывани  с более высокой скоростью , так как не требуютс  усилители посто нного тока. А использование нониусного считывани  во втором такте обеспечивает дополнительное упрощение преобразовател , в котором отсутствуют аналоговый сумматор и цифро-аналоговый преобразователь обратной св зи.

Claims (1)

1. Формула изобретени 

   Аналого-цифровой преобразователь, содержащий последовательно соединенные резисторы , первый и последний из которых соединены со стабилизаторами токов, общие точки резисторов и стабилизаторов токов соединены с выходами многопозиционного аналогового переключател  и с первыми входами сравнивающих устройств, выходы которых через преобразователь унитарного кода в двоичный соединены с информационными входами регистров старщих и младщих разр дов, а входы триггера тактов преобразовани  через блок управлени  соединены с управл ющими входами регистров старщих и младщих разр дов,

   отличающийс  тем, что, с целью повыщени  быстродействи  и упрощени  устройства , введены последовательно соединенные дополнительные резисторы, два дополнительных стабилизатора тока, четыре диода и дещифратор, причем первый и последний резисторы соединены соответственно с анодом и катодом первого и второго диодов , катод первого диода соединен с первым дополнительным стабилизатором тока

   ц через третий диод соединен с первым выходом триггера тактов преобразовани  и с первым входом регистра младщих разр дов , а аиод второго диода соединен с вторым дополнительным стабилизатором тока

   и через четвертый диод - с вторым выходом триггера тактов преобразовани  и с первым входом регистра старших разр дов, общие точки дополнительных резисторов, анод первого диода и катод второго диода

   соединены с вторыми входами сравнивающих устройств, а входы многопозиционного аналогового переключател  через дешифратор соединены с выходами регистра старших разр дов.