SU628490A2 - Arrangement for interfacing electronic computer with communication channels - Google Patents

Arrangement for interfacing electronic computer with communication channels

Info

Publication number
SU628490A2
SU628490A2 SU772461269A SU2461269A SU628490A2 SU 628490 A2 SU628490 A2 SU 628490A2 SU 772461269 A SU772461269 A SU 772461269A SU 2461269 A SU2461269 A SU 2461269A SU 628490 A2 SU628490 A2 SU 628490A2
Authority
SU
USSR - Soviet Union
Prior art keywords
output
input
communication channels
channel
register
Prior art date
Application number
SU772461269A
Other languages
Russian (ru)
Inventor
Владимир Николаевич Ельцов
Лев Михайлович Черкасов
Original Assignee
Предприятие П/Я В-2969
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я В-2969 filed Critical Предприятие П/Я В-2969
Priority to SU772461269A priority Critical patent/SU628490A2/en
Application granted granted Critical
Publication of SU628490A2 publication Critical patent/SU628490A2/en

Links

Landscapes

  • Computer And Data Communications (AREA)

Description

Изобретение относитс  к. области вычиблительной техники.This invention relates to the field of computing technology.

Известно устройство по авт. св. NO 4О1996 i , обеспечивающее проверку состо ни  блоков управлени  коммут тора канала св зи, сопр гающего электронную вычислительную машину с каналами св зи, и содержащее буферный регистр, соединенный с коммутатором каналов св зи, регистр адреса каналов св зи, выход соединен с входом деши({ атора адреса каналов св зи, блок управлени  устройством , выход которого соединен с бпо- ком контрол , первый вход которого соединен с выходом дешифратора адреса канала св зи, а второй - с Е1ыходом буферного регистра , регистр-имитатор байта канала, первый Ьход которого соединен с клавишным набирателем кода байта, а второй с выходом блока местного управлени  регистра-имитатора байта канале, вход и выход регистра-имитатора подключены к выходу коммутатора каналов св зи, один из выходов блока управлени  соепинен с первым входом схемы совпапени , второйIt is known device auth. St. NO 4O1996 i, which checks the state of the control units of the commutator of the communication channel that interconnects the electronic computer with the communication channels, and contains the buffer register connected to the commutator of the communication channels, the address register of the communication channels, the output is connected to the input of the desh ( {the address of the communication channel address, the control unit of the device, the output of which is connected to the control unit, the first input of which is connected to the output of the link address decoder, and the second to the output output of the buffer register, the channel byte-simulator first Hod which is connected to the key operation nabiratelem code byte, and the second with the output of local control register block simulator byte channel input and output simulator register connected to the output switch communication channels, one of the control block outputs the first input soepinen sovpapeni circuit, the second

вход которой соепинен с выходом дешифратора адреса каналов св зи, выход схемы совпадени  соединен с первым входом собирательной схемы, второй вход которой соединен с выходом блока контрол  уст - ройства, а выход собирательной схемы соединен с входом блока местного управлени  pemcTpa-HMHTaTqpa байта канала.the input of which is connected to the output of the address decoder of the communication channels, the output of the coincidence circuit is connected to the first input of the collecting circuit, the second input of which is connected to the output of the channel byte of the control circuit pemcTpa-HMHTaTqpa.

Недостаток этого устройства состоит в том, что сам коммутатор провер етс  только по одному входу и выходу, что сн  жает достоверность контрол  и в результате надежность устройства.The disadvantage of this device is that the switch itself is checked only by one input and output, which reduces the reliability of the control and, as a result, the reliability of the device.

Целью изобретени   вл етс  повышение надежности устрсЛсгва.The aim of the invention is to increase the reliability of the device.

Это достигаетс  тем, что в предлагаемое устройство введены элемент НЕ, в каждый входной канал - два элемента И и элемент ИЛИ, в каждый выходной каналэлемент И, причем информационный вход первого элемента И входного канала и выход элемента И выходного канала соединены с соответствующими входом и выходом устройства, а их управл ющие с выходом элемента НЕ, вход которогоThis is achieved by introducing the NOT element into the proposed device, into each input channel two AND elements and OR element, into each output channel AND element, and the information input of the first element AND of the input channel and the output of the AND element of the output channel are connected to the corresponding input and output devices, and their control with the output element NOT, the input of which

-62-62

попк7тючен к третьему выходу блока управлеки  и управл ющему вхоцу второго элемента И вхопного канала, вхоц которого и ВХ-ОЦ соответствующего элемента И выхогьно1х канала соопинены с одним из выхо- пов коммутатора, входы которого подклю- чены к выходам соответствующих элементов НЛИ, соепиненных вхопами с выходами двух соответствующих элементов И входного канала.pop-up to the third output of the control unit and the control input of the second element of the input channel, the input of which and the VC-OC of the corresponding element AND of the output channel are co-connected with one of the switch outputs, the inputs of which are connected to the outputs of the corresponding NLI elements connected by hoppers the outputs of the two corresponding elements AND input channel.

На чертеже препставпена блок-схема описываемого устройства, входы и выхопы 1 которого подключены к каналам св зи , и содержащего элементы И 2, элемент НЕ 3, элементы И 4 и 5, элемент ИЛИ 6 коммутатор .7 каналов св зи, буферный регистр 8, информационные вход и выход устройства 9, дешифратор 1О адреса, ре-. гистр 11 агфеса, блок 12 управлени , блок 13 контрол , элементы И 14 и ИЛИ 15, блок 16 местного управлени  регист-. ром имитатором, регистр нмитатор 17 канала , клавишный набиратель 18 jg-Cfla .та, вход 19 и выход 2О устройства.In the drawing, a block diagram of the device described is represented, the inputs and outlets 1 of which are connected to the communication channels, and containing the elements AND 2, the element NO 3, the elements AND 4 and 5, the element OR 6 the switch .7 communication channels, the buffer register 8, information input and output devices 9, address decoder 1O, re-. agfes 11, control unit 12, control unit 13, AND 14 and OR 15 elements, local control register unit 16. rum simulator, 17 channel jitter register register, jg-Cfla. 18 keypad dialer, input 19 and device output 2O.

Устройство работает следующим образом . По сигналу от процессора по входу 19 запускаетс  блок 12, который организует обращение к очередному адресу канала св зи дл  приема или (выдачи блока данных. Обмен данных {побай1но} проиоходит между регистром 8 и каналами свйаи через коммутатор 7, элементы И 2, 4 .и элементы ИЛИ 6 по входам и выходам The device works as follows. The signal from the processor at input 19 starts block 12, which organizes access to the next communication channel address for receiving or (issuing a data block. The data exchange between the register 8 and the communication channels through switch 7, elements 2, 4, 4). and elements OR 6 on entrances and exits

Дешифратор 1О управл ет коыму 1ато ром соответственно коду адреса в регист ре li. Один из выходов дешифратора 1О выделен и подан на элемент И 14 дл  подключени  в работу регистра 17, Информацисшные св .аи регистра 17 подключены к коммутатору 7 по адресу, соответствующему вьделенному выходу дешифрагора 1О. Таким образом, один выход к один вход коммутатора 7 не св заны с каналом св зи, а соединены с регистром 17 как с одним из абонентов.The decoder 1O controls which host 1 corresponds to the address code in the register li. One of the outputs of the decoder 1O is allocated and fed to the element And 14 to connect to the operation of the register 17, the information of the register 17 is connected to the switch 7 at the address corresponding to the dedicated output of the decoder 1O. Thus, one output to one input of the switch 7 is not connected to the communication channel, but connected to the register 17 as one of the subscribers.

Если при последовательном обходе ио меров каналов св зи па регксгре 1Л устанавливаетс  код, соответствующий выделенному выходу денгафратора Ю, то устройство выполн ет один цикл приема и выдачи блока данных с регистром 17 и переходит к работе со следующим номером канала св зи. При этом блок данных составл ети из повтор ющихс  байтов, но кол байта можно задатьпронавольно посредст вом клавишного набирател  18. Это позвол ет своев{эеменио вы вл ть неисправнооTII в устройстве при отсугсгвии потока данных из оругнх каналов св зи.If during sequential bypassing of communication channel codes of parksgre 1L a code is set corresponding to the dedicated output of dehagfrator U, the device performs one cycle of receiving and issuing a data block with register 17 and proceeds with the next communication channel number. In this case, the data block is composed of repeated bytes, but the byte count can be specified by means of the keypad dialer 18. This allows you to quickly reveal the TII in the device when there is no data flow from the various communication channels.

0404

Блок контрол  13 вы вл ет ошибки, возникающие в peiHcif)e 8, дешифраторе 1О и блоке управлени  12 при работе с каналами св зи и выдает свободный сиг нал ошибки на выход 2О к регистру прерывани  ЭВМ дл  перехода к диагностическим програк1мам. По сигналу от блока 13 к элементу ИЛИ 15 выполн етс  внеочереоное обращение (один цикл приема и выдачи блока данных к регистру 17).The control unit 13 detects errors occurring in peiHcif) 8, decoder 1O and control unit 12 when working with communication channels and outputs a free error signal on output 2O to the computer's interrupt register to go to diagnostic programs. The signal from block 13 to the element OR 15 executes out-of-loop access (one cycle of receiving and issuing a data block to the register 17).

В случае повторени  ошибки при работе с регистром 17 выноситс  -заключение о неисправности устройства.In case of a repetition of an error during the work with the register 17, a failure is reported on the device.

В случае отсутстви  ошибки продолжаетс  проверка элементов коммутатора, не провер емых при обращении к регистру 17, дла чего от процессора по входу 19 запускаетс  блок 12, который формирует на дополнительном выходе сигнал, разрешающий прохождение данных с выходов коммутатора 7 через элементы И 5 и элементы ИЛИ 6 на его входы. При этом с выхода элемента НЕ 3 на элементы И 2, 4 подаетс  запрещающий сигнал, благодар  которому осуществл етс  отключение от ija- налов св зи, чем достигаетс  устранение вли ни  каналов св зи на проверку коммутатора 7.If there is no error, the check of switch elements that are not checked when registering register 17 is continued, for which block 12 is started from input processor 19, which generates a signal at additional output that allows data from switch 7 outputs to pass through AND 5 elements and OR elements 6 at its entrances. At the same time, from the output of the element HE 3 to the elements AND 2, 4, a prohibitory signal is given, due to which the disconnection from the communication channels is accomplished, thus eliminating the influence of the communication channels on the verification of the switch 7.

Проверка коьсмутатора 7 осуществл етс  за счет выдачи по и выходу 9 контрольного блока данных с произвольной кодировкой байтов в регистр 8 и с последующим считыванием с регистра 8 выданного контрольного блока данных, прошедщего по выходным цеп м коммутатора. 7, элементов И 5 и ИЛИ 6,-входным цеп м коммутатора 7, по каждому адресу, формируемому дешифратором 1О.The co-switch 7 is checked by issuing, on and out of 9, a control block of data with an arbitrary coding of bytes in register 8 and then reading from the register 8 of the issued control block passing through the output circuits of the switch. 7, the elements of AND 5 and OR 6, the input circuit of the switch 7, at each address generated by the decoder 1O.

В случае сравнени  выданного контрольного блока данных со считанным диагностическа  программа выносит заключение об исправности устройства и отказе в канале св зи, ри работе с которь м был получен сигнал ошибки от блока 13. В случае же несравнени  выданного контрольного блока данных со считанным выноситс  заключение о неисправности коммутатора .In the case of comparing the issued control data block with the read, the diagnostic program makes a conclusion about the device health and failure in the communication channel, when working with which an error signal was received from the block 13. In the case of a noncomparison of the issued control data block with the read switch.

Таким образом, устройство по сравнению с известным обеспечивает более полную проверку работоспособности устройства и разделение места неисгтравности между канатами св зи и устройством.Thus, the device, as compared with the known, provides a more complete check of the device operability and separation of the place of non-instability between the communication cables and the device.

Формула и 3 о б f) о т о н и  Formula and 3 about b f) about t about n and

Устройство дл  сопр жени  элекаронной вычислительной машины с каналами св зи по авт. св. № 401900, о т л и чающеес  тем, что, с целью повышени  напежносги устройства, в него введены элемент НЕ, в каждый входной канал - два элемента И и элемент ИЛИ, в каждый выходной канал - элеменг И, причем информационный вход первого эле мента И входного канала и выход элемен та И выходного канала соединены с соот ветсгвующими входом и выходом устройства , а ИХ управл ющие входы - с выхо дом элемента НЕ, вход которого подключен к третьему выходу блока управлениа и управл ющему входу второго элементаDevice for interfacing an electronic computer with communication channels by aut. St. No. 401900, about tl, which is so that, in order to increase the efficiency of the device, the element NOT is entered into it, into each input channel - two AND elements and the OR element, into each output channel - AND element, and the information input of the first element Both the input channel and the output of the element AND of the output channel are connected to the corresponding input and output of the device, and THEIR control inputs - to the output of the NOT element, whose input is connected to the third output of the control unit and the control input of the second element

га и входного канала, вход которого и вход соответствующего элемента И выходного канала соединены с одним из выходов коммутатора , входы которого подключены к выходам соответствующих элементов ИЛИ, соединенных входами с выходами двух соответствующих элементов И входного канала . Источники информации, прин тые во внимание при экспертизе: 1. Авторское свидетельство СССР № 401996, М. кл. q Об F 9/ОО. 1971.ha and the input channel, the input of which and the input of the corresponding element AND output channel are connected to one of the switch outputs, the inputs of which are connected to the outputs of the corresponding OR elements connected by inputs to the outputs of two corresponding AND elements of the input channel. Sources of information taken into account in the examination: 1. USSR Author's Certificate No. 401996, M.C. q About F 9 / OO. 1971.

SU772461269A 1977-03-09 1977-03-09 Arrangement for interfacing electronic computer with communication channels SU628490A2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU772461269A SU628490A2 (en) 1977-03-09 1977-03-09 Arrangement for interfacing electronic computer with communication channels

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU772461269A SU628490A2 (en) 1977-03-09 1977-03-09 Arrangement for interfacing electronic computer with communication channels

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
SU401996 Addition

Publications (1)

Publication Number Publication Date
SU628490A2 true SU628490A2 (en) 1978-10-15

Family

ID=20698970

Family Applications (1)

Application Number Title Priority Date Filing Date
SU772461269A SU628490A2 (en) 1977-03-09 1977-03-09 Arrangement for interfacing electronic computer with communication channels

Country Status (1)

Country Link
SU (1) SU628490A2 (en)

Similar Documents

Publication Publication Date Title
SU628490A2 (en) Arrangement for interfacing electronic computer with communication channels
US3573445A (en) Device for programmed check of digital computers
SU401996A1 (en) In P T B
SU687446A1 (en) Device for interfacing computor with communication channels
US4099177A (en) Keyboard entry circuitry of the key strobing type
RU2060602C1 (en) Device for multichannel data processing
SU1124311A1 (en) Table modulo 3 adder with error correction
SU550632A1 (en) Information management device
SU1390610A1 (en) Device for diagnostics of data processing equipment
SU980027A1 (en) Automatic testing of electronic systems
SU1076907A1 (en) Device for checking modulo 2 monitoring equipment
SU750748A1 (en) Device for monitoring data transmission system terminal units
SU960828A1 (en) Program debugging device
SU613406A1 (en) Permanent memory unit testing device
SU1112366A1 (en) Signature analyzer
SU842838A1 (en) Wiring testing device
SU1619279A1 (en) Device for simulating faults
SU955072A1 (en) Logic circuit functioning checking device
SU451066A1 (en) Device for communication of control objects with the control system
SU905811A1 (en) Data input/output device
SU516102A1 (en) Device for monitoring a fixed memory unit
SU610112A1 (en) Arrangement for stochastic simulation of great numbers
SU905822A1 (en) Wiring testing device
SU470810A1 (en) Device for detecting errors in the control equipment
SU556441A1 (en) Device for capturing signals from computer control circuits