SU451066A1 - Device for communication of control objects with the control system - Google Patents

Device for communication of control objects with the control system

Info

Publication number
SU451066A1
SU451066A1 SU1686495A SU1686495A SU451066A1 SU 451066 A1 SU451066 A1 SU 451066A1 SU 1686495 A SU1686495 A SU 1686495A SU 1686495 A SU1686495 A SU 1686495A SU 451066 A1 SU451066 A1 SU 451066A1
Authority
SU
USSR - Soviet Union
Prior art keywords
control
communication
code
objects
register
Prior art date
Application number
SU1686495A
Other languages
Russian (ru)
Inventor
Александр Леонидович Белогорский
Андрей Павлович Семашко
Татьяна Павловна Семашко
Original Assignee
Уфимский Приборостроительный Завод Им.В.И.Ленина
Научно-исследовательский технологический институт
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Уфимский Приборостроительный Завод Им.В.И.Ленина, Научно-исследовательский технологический институт filed Critical Уфимский Приборостроительный Завод Им.В.И.Ленина
Priority to SU1686495A priority Critical patent/SU451066A1/en
Application granted granted Critical
Publication of SU451066A1 publication Critical patent/SU451066A1/en

Links

Description

(54) УСТРОЙСТВО ДЛЯ СВЯЗИ ОБЪЕКТОВ КОНТРОЛЯ С СИСТЕМОЙ КОНТРОЛЯ(54) DEVICE FOR CONNECTING CONTROL OBJECTS WITH CONTROL SYSTEM

При потенциале k-ой шины дешифратора, соответствующем «1, на й-ный вход элемента И 16 первого регистра св зи 3 и на й-ый вход элемента ИЛИ 13 второго регистра св зи 4 всегда поступают «1 и «О соответственно , что равноценно отключению /г-ого объекта контрол . При нулевом потенциале А-ой шины дешифратора 7 последовательный код k-oro объекта контрол  без искажени  поступает на элементы И 16 и ИЛИ 13 регистров 3 и 4. Номер отключаемого объекта контрол  определ етс  содержимым счетчика 6.At the potential of the k-th bus of the decoder corresponding to "1, the first input of the AND 16 element of the first communications register 3 and the 13th input of the OR 13 of the second communications register 4 are always received by" 1 and "O, respectively, equivalently disable / r-th object control. At zero potential of the A-th bus of the decoder 7, the serial code of the k-oro control object enters AND 16 and OR 13 registers 3 and 4 without distortion. The number of the control object to be turned off is determined by the contents of counter 6.

В исходном состо нии счетчик 6 обнулен, потенциалы выходных шин дешифратора 7 соответствуют «О (нулевое состо ние счетчика не используетс ), следовательно, выходы всех объектов контрол  1 и 2 подключены к входам элемента И 16 первого регистра св зи 3 и элемента ИЛИ 13 второго регистра св зи 4.In the initial state, the counter 6 is zero, the potentials of the output buses of the decoder 7 correspond to "O (the zero state of the counter is not used), therefore, the outputs of all control objects 1 and 2 are connected to the inputs of the AND 16 element of the first communication register 3 and the OR 13 element of the second communication register 4.

При нормальном функционировании всех контролируемых устройств на входы элементов И 16 и ИЛИ 13 регистров св зи 3 и 4 поступают одинаковые т-разр дные кодовые последовательности. Следовательно, и регистры св зи 3 и 4 заполн тс  точно такими же кодами.In the normal operation of all monitored devices, the inputs of the AND 16 and OR 13 elements of communications registers 3 and 4 receive the same t-bit code sequences. Therefore, communications registers 3 and 4 are filled with exactly the same codes.

В анализаторе 5 коды с регистров св зи 3 и 4 параллельно поразр дно сравниваютс  с хранимым там эталонным кодом, а так как при исправной работе объектов контрол  анализируемые коды совпадают с эталонными, то анализатор вырабатывает в устройство управлени  сигнал «Норма, которое выдает следуюший тест на объект контрол , и новый эталонный код, соответствуюший этому тесту , в анализатор 5 и т. д.In analyzer 5, codes from communication registers 3 and 4 are parallel compared to the stored reference code there, and since the control codes analyzed match the reference codes when the control objects are working properly, the analyzer generates a signal to the control device that the rate that the next test for the control object, and the new reference code corresponding to this test, to the analyzer 5, etc.

Неисправность одного из объектов контрол  влечет за собой искажение контролируемой кодовой последовательности. В обшем случае это искажение можно представить как сбой «1 (замена «1 на «О) или сбой «О (замена «О на «1) в любых разр дах кодовой последовательности.The failure of one of the control objects entails the distortion of the monitored code sequence. In the general case, this distortion can be represented as a “1” (replacing “1 with“ O) or “O (replacing with“ About with “1) in any code sequence bits.

Код в первом регистре св зи 3, сформированный элементом И 16, отличаетс  от неискаженной кодовой последовательности псправного объекта контрол  тем, что имеет «ОThe code in the first communications register 3, formed by AND 16, differs from the undistorted code sequence of the right control object in that it has "O

в тех разр дах, где.произошли сбои «1 в искаженной кодовой последовательности.in those bits where. there were failures "1 in the distorted code sequence.

В то же врем  код во втором регистре св зи 4, сформированный элементом ИЛИ 13, отличаетс  от неискаженного тем, что имеет «1 в тех разр дах, где произошли сбои «О :В искаженном коде.At the same time, the code in the second link register 4, formed by the element OR 13, differs from the undistorted one in that it has "1 in those bits where the" O: In the distorted code failed.

Параллельное поразр дное сравнение в анализаторе 5 кода первого регистра 3 и эталонного кода позвол ет вы вить все сбои «1, а сравнение кода второго регистра 4 - все сбои «О. При этом анализатор 5 вырабатывает в устройство управлени  сигнал «Отказ.A parallel bitwise comparison in the analyzer 5 of the code of the first register 3 and the reference code makes it possible to detect all the faults “1, and the comparison of the code of the second register 4 — all faults“ O. In this case, the analyzer 5 generates a signal "Failure.

Устройство управлени  8 посылает в счетчик 6 «+1. На первой шине дешифратора 7 по вл етс  потенциал «1, что соответствует отключению первого объекта контрол . Затем повтор етс  предыдущий цикл испытаний. Если анализатор 5 вырабатывает сигнал «Отказ - первый отключенный блок исправен. Устройство управлени  8 оп ть посылает в счетчик «-f 1, по вл етс  потенциал «1 на второй шине дешифратора 7, отключаетс  второй объект контрол  и т. д. Этот процессThe control device 8 sends to the counter 6 "+1. On the first bus of the decoder 7, the potential “1” appears, which corresponds to the disconnection of the first control object. Then the previous test cycle is repeated. If analyzer 5 generates a signal “Failure - the first disabled unit is in good condition. The control device 8 again sends to the counter "-f 1, potential" 1 appears on the second bus of the decoder 7, the second control object turns off, etc. This process

повтор етс  до тех нор, пока не будет отключен отказавший блок. Коды в регистрах св зи 3 и 4 при этом будут равпы эталонному, и анализатор 5 вырабатывает сигнал «Норма, по которому устройство управлени  8 включает блок ипдикации 9, обнул ет счетчик 6 и переходит к следуюшему этапу испытаний.repeats until the failed block is turned off. The codes in the registers of communications 3 and 4 will be the reference ratios, and the analyzer 5 generates a signal "Norm, according to which the control device 8 turns on the ipdication unit 9, zeroes the counter 6 and proceeds to the next stage of the tests.

Предмет изобретени Subject invention

Устройство дл  св зи объектов контрол  с системой контрол , содержащее регистры св зи , счетчик номера отказавшего блока, св занный с блоком индикации и дешифратором, подсоединенным к схеме отключени  неисправного блока контрол , отличающеес  тем, что, с целью упрощени  устройства, выходные шины всех объектов контрол  через схему отключени  подсоединены к входам двух регистров св зи, причем к однойу черезA device for communication of control objects with a control system containing communication registers, a counter of the number of the failed block associated with an indication unit and a decoder connected to the disconnecting circuit of the faulty control block, characterized in that, to simplify the device, the output buses of all objects control through the circuit off connected to the inputs of two communication registers, and to one through

элемент И, к другому через элемент ИЛИ, а кажда  выходна  щина дешифратора через схему отлючени  подсоединена к соответствующему входу элемента И и входу элемента ИЛИ.the AND element, to another through the OR element, and each output of the decoder through the disconnection circuit is connected to the corresponding input of the AND element and the input of the OR element.

SU1686495A 1971-08-02 1971-08-02 Device for communication of control objects with the control system SU451066A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU1686495A SU451066A1 (en) 1971-08-02 1971-08-02 Device for communication of control objects with the control system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU1686495A SU451066A1 (en) 1971-08-02 1971-08-02 Device for communication of control objects with the control system

Publications (1)

Publication Number Publication Date
SU451066A1 true SU451066A1 (en) 1974-11-25

Family

ID=20484589

Family Applications (1)

Application Number Title Priority Date Filing Date
SU1686495A SU451066A1 (en) 1971-08-02 1971-08-02 Device for communication of control objects with the control system

Country Status (1)

Country Link
SU (1) SU451066A1 (en)

Similar Documents

Publication Publication Date Title
US3573751A (en) Fault isolation system for modularized electronic equipment
GB1448114A (en) Test set controlled by a remotely positioned digital computer
KR920005171A (en) Semiconductor memory with successively clocked call codes for entering test mode
KR850003648A (en) DECODING METHOD AND. APPARATUS FOR CYCLIC CODES
CA2130551A1 (en) Method for determining the number of defective digital bits (defective bit number) transmitted over a data-transmission path to be tested, and device for the carring out of the method
SU451066A1 (en) Device for communication of control objects with the control system
US3056108A (en) Error check circuit
SU1265993A1 (en) Pulse distributor with check
SU470810A1 (en) Device for detecting errors in the control equipment
SU687446A1 (en) Device for interfacing computor with communication channels
SU955072A1 (en) Logic circuit functioning checking device
SU1672452A1 (en) Logical blocks diagnosis device
SU1424019A1 (en) Apparatus for checking digital circuits
SU1283775A1 (en) Device for simulating faults
SU476564A1 (en) Device for monitoring and diagnosing faults binary schemes
SU696510A1 (en) Pseudorandom code generator
SU506858A1 (en) Device for detecting processor registers errors
SU443364A1 (en) Device for logical control of failures
SU1348838A2 (en) System for checking electronic devices
SU858210A1 (en) Multichannel analyzer of logic states
SU1325727A1 (en) Device for majority switching-on of redundant logic units
SU896597A1 (en) Devce for communication of monitored objects with monitoring system
SU1105944A1 (en) Storage with self-check
SU902074A1 (en) Ring shift register
SU551573A1 (en) Device for testing logical blocks