Claims (2)
Изобретение откоситс к импульсной технике и может использоватьс , например , дл обнаружени потери импульсов в последоллтельност х импульсов. Известно устройство дл контрол последовательности , импульсов, содержащее триггер, элемент задержки, триггер пам ти , логические элементы ИЛИ и логический элемент И . Недостатками такого устройства вл ютс его сложность и ограниченность фун циональных возможностей. Известно устройство дл обнаружени потери импульса, содержащее триггер, вы ходы которого через квазиселекторы соединены с первыми входами логических элементов И, вторые входы которых чере элемент НЕ подключены к счетному входу триггера, а выходы соединены с входа ми логического элемента ИЛИ и установочными входами триггера J2. Недостатками этого устройства вл ют с его сложность и низка достоверность результатов работы. Цель изобретени - повышение достоверности результатов работы при одновременном упрощении устройства. Это достигаетс тем, что в устройстве длл обнаружени потери импульса, содержашее квазиселектор, выход которого подключен к перэому входу логического элемента И, и триггер, введен элемент задержки, вход которого объединен со входом квазиселектора и подключен к выходной шине, а выход - к установочному входу триггера, вход сброс которого соединен с выходом элемента И, а выход - со вторым входом элемента И. На фиг. 1 дана структурна электрическа схема предлагаемого устройства; на фиг. 2 - временна диаграмма его работы . Устройство содержит квазиселектор 1, триггер 2, логический элемент ИЗ и элемент 4 задержки. Входна шина устройства подключена к входу квазиселектора 1 и непосредственно к установочному входу трнггера 2 через элемент 4 задержки. Выходы квазнселектора 1 и 2 соединены со вх дами логического элемента ИЗ,: ;выход которого подключен к шине сброЬа тригге ра 2 и к выходной шине устройства. В исходном состо нии, когда импульсы на входе устройства отсутствуют, на выходе квазиселектора 1 установлен уровен логической 1 (см. фиг. 2), на выходе триггера 2 - уртвень логического О. В результате этого на выходе логичес кого Тэпемента И3 а следовательно, и на выходе устройства установлен уровень логического О. При поступлени на вход устройства первого импульса контролируемой импульс Ной последовательности на выходе квазис электора 1 устанавливаетс уровень логического О, так как квазиселектор переходит в режим изк.ерени временного , интерсала между импульсами. При этом логический элемент ИЗ по первому входу , подключенному к выходу квазисепектора , запираетс ; Элемент 4 задержки обеспечивает установку триггера 2 в I, а следовательно, открывание второго входа логического элемента ИЗ только после запирани его первого входа. В результате этого состо ние на выходе устройства не изменитс . Это состо ние будет сохран тьс в течение всего времени ,, пока временной интервал между двум соседними импульсами в контролируемой последовательности не превысит временной интервал, на измерение которого рассчитан квазиселектор. При превышении этого интершала, т. е. при пропадании импульса , на выходе квазиселектора установитс уровень логический i, логический элемент ИЗ откроетс также по первому входу и на его выходе, а следовательно, на выходе устройства потенциал изменит с с логш эского О на 1. Так как выход логического элемента ИЗ соединен с шиной сброса триггера 2, последний изменит свое состо ние на противоположное и закроет по второму входу логический элемент ИЗ, на выходе которого . снова установитс уровень логического О. Устройство оказываетс снова в исходном состо нии и готово к работе, сформировав и вьщав на свою выходную шину импульс, сигнализир5аощий о пропадании импульса в коатрол руемой импульсной последовательности. Таким образом, соединение входной шины устройства со входом квазиселектора непосредственно и с установочным входом триггера через элемент задержки, подключение выхода триггера по второму входу логического элемента И и соединение выхода последнего с шиной сброса триггера позволшо упростить устройство дл обнаружени .потери импульса, отказавшись от использовани , в устройстве р$ща элементов, а также повысить достоверность результатов его работы, исключда возможность по влени сигнала поте-. f4 импульса при включении устройства и отсутствии на его импульсной последовательности . Формула изобретени Устройство, дл обнаружени потери импульса , содержащее квазисе ектор, выход которого подключен к первому входу элемента И, и триггер, отл ичающее с тем, что, с целью повышени достоверности резу ьтатов работы при одновременном упрощении устройства, в него введен эле /5ент задержки, вход которого объединен со входом квазиселектора и подключен к входной шине, а выход - к установочному входу триггера, вход сброс которого соединен с выходам элемента И, а выход - со вторым входом элемента И Источники информации, прин тые во внимание при экспертизе: 1.Авторское свидетельство СССР № 337782, кл. (5.06 11/00, 1972. The invention is inclined to the pulse technique and can be used, for example, to detect the loss of pulses in pulse sequences. A device for controlling a sequence of pulses is known, which contains a trigger, a delay element, a memory trigger, an OR gate and an AND gate. The disadvantages of such a device are its complexity and limited functional capabilities. A device for detecting a pulse loss is known, which contains a trigger, the outputs of which through quasi-selectors are connected to the first inputs of the AND logic gates, the second inputs of which are NOT connected to the trigger input of the trigger, and the installation inputs of the J2 trigger. The disadvantages of this device are its complexity and low reliability of the results. The purpose of the invention is to increase the reliability of the results of work while simplifying the device. This is achieved by the fact that in the device a pulse loss detection dll, containing a quasi-selector, the output of which is connected to the first input of the logic element I, and a trigger, is introduced a delay element, the input of which is combined with the input of the quasi-selector and connected to the output bus a trigger whose reset input is connected to the output of the element I, and the output to the second input of the element I. In FIG. 1 given the structural electrical circuit of the proposed device; in fig. 2 - time diagram of his work. The device contains a quasi-selector 1, a trigger 2, an IZ logical element and a delay element 4. The device input bus is connected to the input of the quasi-selector 1 and directly to the installation input of the trngger 2 via the delay element 4. The outputs of the quasi-selector 1 and 2 are connected to the inputs of the IZ logic element,: whose output is connected to the reset trigger bus 2 and to the output bus of the device. In the initial state, when there are no pulses at the input of the device, the output of the quasi-selector 1 is set to logical 1 (see Fig. 2), the output of flip-flop 2 is the alarm level of logical O. As a result, the output of logical Tpement I3 and therefore at the output of the device, the logic level O is set. When the first pulse of the controlled pulse arrives at the input of the device of the Noah sequence, the output of the quasi of elector 1 establishes the level of logical O, since the quasi-selector switches to iz mode of time and intersala between pulses. In this case, the logical element IZ is locked by the first input connected to the output of the quasi-vector; The delay element 4 ensures the installation of trigger 2 in I, and therefore, the opening of the second input of the IZ logic element only after locking its first input. As a result of this, the output state of the device does not change. This state will be maintained for the entire time, until the time interval between two adjacent pulses in a controlled sequence exceeds the time interval for which the quasi-selector is calculated. If this interchal is exceeded, i.e., if the pulse disappears, the logical i will be set at the output of the quasi-selector, the IZ logical element will also open at the first input and at its output, and consequently, at the output of the device, the potential will change from log E to 0. Since the output of an IZ logic element is connected to the reset trigger bus 2, the latter changes its state to the opposite and closes the IZ logical element at the second input, the output of which is. the logical O level will be set again. The device is again in the initial state and is ready for operation, having generated and impulse on its output bus signaling about the loss of the pulse in the co-controlled pulse sequence. Thus, connecting the input bus of the device to the input of the quasi-selector directly and to the setup input of the trigger via the delay element, connecting the trigger output to the second input of the AND logic element and connecting the output of the latter to the trigger reset bus allows simplifying the device for detecting the loss of impulse, refusing to use, in the device of the development of elements, as well as to increase the reliability of the results of its work, eliminating the possibility of the occurrence of a signal loss. f4 pulse when the device is turned on and not on its pulse sequence. The invention The device for detecting the loss of a pulse, containing a quasi-vector, the output of which is connected to the first input of the element I, and a trigger, which, in order to increase the reliability of the results of work while simplifying the device, is entered into it delay, the input of which is combined with the input of the quasi-selector and connected to the input bus, and the output - to the setup input of the trigger, the input reset of which is connected to the outputs of the AND element, and the output - to the second input of the AND element Information sources received e into account in the examination: 1. USSR author's certificate number 337782, cl. (5.06 11/00, 1972.
2.Авторское свидетельство СССР №.399057, Ю1. Н 03 К 5/18, 1973.2. USSR author's certificate No. 39057, Yu1. H 03 K 5/18, 1973.