Claims (1)
частоты FV счетчик-регистр 5, вычитающий счетчик 8 и формирователь 2 устанавливаютс в нуль (цепи установки не показаны ), на вход счетчика-регистра 5 поступает эталонна частота генератора 1 опорной частоты. В момент окончани п периодов измер емой частоты F. сигнал с формировател 2 устанавливает в нуль управл емый делитель 3 частоты, код из счетчикарегистра 5 переписываетс в регистр 4 пам ти , и триггер 7 управлени устанавливаетс в состо ние, при котором разрешаетс прохождение импульсов частотой F.,. с управл емого делител 3 частоты на вычитающий счетчик 8: 3 1. К(} где к, Использование счетчика-регистра 5 обеспечивает фиксацию кода числа п Т), в старщих разр дах счетчика, что позвол ет избежать сдвига кода влево при двукратном уменьшении периода измер емой частоты F. По истечении интервала времени ДТ, равного ДТ п( TX ) на выходе блока сравнени по вл етс сигнал, устанавливающий триггер 7 управлени в состо ние, при котором вычитающий счетчик 8 закрываетс по разрешающему входу, а также запирающий счетчик-регистр 5. За врем п-АТ на вход вычитающего счетчика 8 поступит число N импульсов, равное т -Л Т лг - ri-V -S, С учетом, что Fx F acc-- ДF или т, n.-T,K ц-Т, а.Т, число N пропорционально числу, соответствующему AF, а -число, наход щеес в вычитающем счетчике 8, представл ет собой численное значение измер емой частоты F. Формула изобретени Устройство дл измерени частоты в заданном диапазоне, содержащее генератор опорной частоты, выход которого соединен с первым входом управл емого делител частоты , второй вход.управл емого делител частоты подключен к выходу формировател интервала времени и к первому входу триггера управлени , и счетчик-регистр, отличающеес тем, что, с целью повыщени быстродействи и упрощени схемы, в нее дополнительно введены вычитающий счетчик, блок сравнени кодов и регистр пам ти, первый вход которого соединен с выходом формировател интервалов времени, а втоp g од регистра пам ти соединен с выходом счетчика-регистра и с первым входом блока сравнени , выход блока сравнени соед; первым входом счетчика-регистра , вторым входом триггера управлени , инверсныи Еыход которого подключен к первому входу вычитающего счетчика, второй вход которого соединен с выходом управл емого делител частоты, причем второй вход счетчика-регистра соединен с выходом генератора опорной частоты, а выход регистра пам ти подключен к третьему входу управл емого делител частоты. Источники информации, прин тые во внимание при экспертизе: Авторское свидетельство СССР 428548, кл. Н 03 к 13/20, 07.02.72.The frequency FV counter-register 5, the subtracting counter 8 and the driver 2 are set to zero (the installation circuit is not shown), the reference frequency of the reference frequency generator 1 is fed to the input of the counter-register 5. At the end of the n periods of the measured frequency F. the signal from the generator 2 sets the controlled divider 3 to zero, the code from the register 5 registers to the memory register 4, and the control trigger 7 is set to the state at which the pulse F is allowed .,. from the controlled divider 3 frequencies to the subtractive counter 8: 3 1. K (} where k, Using the counter-register 5 fixes the code of the number n T), in the upper bits of the counter, thus avoiding the shift of the code to the left with a double decrease in the period the measured frequency F. After the time interval DT, equal to DT p (TX) at the output of the comparator unit, a signal appears that sets the control trigger 7 to a state in which the subtracting counter 8 closes along the enable input and also the locking counter register 5. During the p-AT on the input d subtracting counter 8 will receive the number N of pulses, equal to t -L T lg - ri-V-S, Given that Fx F acc - DF or t, n.-T, K c-T, a.T, number N is proportional to the number corresponding to AF, and the number in subtractive counter 8 is the numerical value of measured frequency F. Formula of invention The device for measuring the frequency in a given range, containing a reference frequency generator, the output of which is connected to the first control input frequency divider, the second input. controlled frequency divider is connected to the output of the driver Time to the first control trigger input, and counter-register, characterized in that, in order to improve speed and simplify the circuit, a subtractive counter, a code comparison unit and a memory register, the first input of which is connected to the output of the interval generator, are added to it time, and the second g od memory register is connected to the output of the counter-register and to the first input of the comparator unit, the output of the cone comparer unit; the first input of the counter-register, the second input of the control trigger, the inverse output of which is connected to the first input of the subtractive counter, the second input of which is connected to the output of the controlled frequency divider, the second input of the counter-register is connected to the output of the reference frequency generator, and the output of the memory register connected to the third input of a controlled frequency divider. Sources of information taken into account in the examination: USSR Author's Certificate 428548, cl. H 03 to 13/20, 07.02.72.