SU614539A1 - Device for elimination of counter miscounts - Google Patents

Device for elimination of counter miscounts

Info

Publication number
SU614539A1
SU614539A1 SU772439294A SU2439294A SU614539A1 SU 614539 A1 SU614539 A1 SU 614539A1 SU 772439294 A SU772439294 A SU 772439294A SU 2439294 A SU2439294 A SU 2439294A SU 614539 A1 SU614539 A1 SU 614539A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
trigger
duration
signal
pulse
Prior art date
Application number
SU772439294A
Other languages
Russian (ru)
Inventor
Виктор Иванович Редченко
Анастасия Ильинична Кись
Константин Романович Бурик
Original Assignee
Предприятие П/Я А-7160
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я А-7160 filed Critical Предприятие П/Я А-7160
Priority to SU772439294A priority Critical patent/SU614539A1/en
Application granted granted Critical
Publication of SU614539A1 publication Critical patent/SU614539A1/en

Links

Landscapes

  • Measuring Volume Flow (AREA)

Description

- / ,. , :;, 1 .- /, , :;, one .

Изобретение относитс  к области автоматики и вычислитал аной техники и может быть испол| зЪвано дл  зашиты от пом ех вычислительных устройств.The invention relates to the field of automation and computing technology and can be used. It is reserved for protection from computing devices.

Известно устройство Ж  устранени  сбоев вычислительных узлов, содержащее триггер , логические элементы ИЛИ, элементы задержки, импульсно-пбтенпиальные схемы совпадени , .потенциальные входы которых соединены с выходами триггера, импульсные входы через элементы ИЛИ подклк ены к выходуустройства, а выходы соединены со вхойами триггера и элементы задержки со входами элементе ИЛИ ij .A device G for eliminating failures of computational nodes is known, containing a trigger, logical elements OR, delay elements, pulsed-pb-type coincidence circuits, the potential inputs of which are connected to the trigger outputs, pulse inputs through the OR elements, are connected to the output of the device, and the outputs are connected to trigger inputs and delay elements with inputs of an element OR ij.

Нед оста псакшизвесгногоустройсгва   ютс  низка  помехозащищенность, так как оно реагирует roaiidtio ии перепад .напр жени  входного сигнала, т.е. не отличает помеху ОТ полезного сигнала   сложность, так как дл  j построени  счетчиков или |югнстров с применением данного устро&:тва гребуютсл элементы задержки и специальна  логическа  часгь в каждом разредвг   8  кое быстродействие, обусловленное наличием в схеме элементовзааержки.Low noise immunity is low, as it reacts roiidtio and the voltage drop of the input signal, i.e. does not distinguish the interference from the useful signal complexity, since for j building counters or | ugns using this system &: you can use delay elements and a special logical part in each time section due to the presence of delay elements in the circuit.

Наиболее близким техническим решением к изобретению  вл етс  устройство дл  устранени  iсбоев счетчика, содержащее триггер pSj , установочные элементы И, jj вьпюды которых подключены к входам триггера и через элементы задержки к одним входам элементов ИЛИ, другие входы которых соединены со счетной и установочнь1ми шинами, и управл ющие элементы И, I/ входами подключенные к счетной шине и к f соответствующим плечам триггера, а выходами - ко входам управл кнцих элементов ИЛИ - НЕ. fipyrae входы элементов ИЛИ НЕ соединены с установочными шинами, а 5|ВЫХрды установочными элементами И, другие входы которых подключеиы к выходам элементов ИЛИ.The closest technical solution to the invention is a device for eliminating counter malfunctions, containing a pSj trigger, installation elements AND, jj whose fluxes are connected to the trigger inputs and, through delay elements, to one input of the OR elements, the other inputs are connected to the counting and installation buses, and control elements I, I / inputs connected to the counting bus and f to the respective trigger arms, and outputs to the inputs of control elements OR NOT. the fipyrae inputs of the elements OR are NOT connected to the installation buses, and 5 | VYhrdy AND installation elements, the other inputs of which are connected to the outputs of the elements OR.

Claims (1)

В таком устройстве при наличии сбо  импульс с выхода установочного элемента И через элементы задержки, элемент Или и открытый установочный элемент И усташ1вливает триггер в исходное состо ние. Провесе циркул ции по данной цепи продолжаетс  по тех пор, пока пришедший оче5 репной счетный сигнал не приведет к исправлению сбо . Такой.процесс имеет место при запуске триггера по счетной или по любой из раздельных й/ин. Недостатком этого устройства  вл етс  низка  помехозащищенность так как ванное устройство реагирует только на перепад входных уровней и не отличает помеху от полезного сигнала. Целью изобретени   вл етс  повышение помехозащищенности и надежности устройст Эта цель достигаетса тем, что в предло женное ус1ройство введен форт шррвагель длительности импульсов. Вход устройства соедннен с нулевь1М входом триггера, вхо дом формировател  длительности импульсо и входом сложени  счетчйй, Вь1ход фортмнровател  длительности импульсов соедин |С единичным, входом триггера, нулевой выход которого соединен со входом вь итани  счетчика. На фиг, 1 приведена структурна  схема предлагаемого устройства; на фиг, 2 - вре менна  диаграмма его работы . Устройство содеришг,триггер 1, контрол руемый вь ислительный узел 2, {юпример счетчик или сдвигающий ре -истр, и формиро ватель 3 длительности импульсов. Вход 4 устройства подключен к нулевому входу, триггера 1, входу сложени  вьгаислительноп узла 2 и формирователю 3, выход 5 которо го подключен к единичному входу триггера ;1, нулевой вьгход 6 которого соединен со входом вычитани  вычислительног9 узла 2 внадогичный выходам блоков устройства.} В исходном состо нии триггер 1 может находитьс  в любом положении, т,е, не тр ебуетс  никаких начальных условий, ,При поступлении входной информапии на вход 4 она отраба тываетс  вычислнтёльн ътм узл оМ 2, kpтopый срабатывает по переднему фронту информации. Низкие потенциалы на входах триггера 1, вызванные действием , сигнала входной информации и сигналом с выхода формировател  3 длительности импульсов , который запускаетс  сигналом входной информаци  (см фиг, 2) фор- мируют на выходах триггера 1 высокие потенци:алы . Длительность сигнала ходе формировател  3 Ьыбрана из услови  bfeK це Лк плитепьность сигнала входной информации;: п длительность импульса помехи, Из приведенного соотношени  следует, что при поступлении на вход полезного сиг-i нала, т.е. сигнала входной информации ,его длительность больше длительности t и триггер 1 запоминает состо ние 1, которое хранит все врем  при работе устройства с импульсами входной информации t нормальной алитепьности. При поступлеиин на вход 4 помек  Ьп (сигнала малой дл тельности ) вычислительный узел 2 отрабатывает помеху, как и при поступлении сигнала входной информации нормальной длительности . Однако вследствие того, что иф Ьп триггер 1 устанавливаетс  в состо ние О задним фронтом помехи Этот перепад поступает на вход вычитани  вычислительного узла 2 и подсчитывает (выЧигаег) ложно записанную внфорМаашо. После поступлени  следующего полезногд сигнала (Сигнала входной информации) триггер 1 устанавливаетс  в единичное состовние до следующего поступлени  нестандарт ного импульса (помехи). Предлагаемое устройство позвол ет повысить помехозащищенность вьгчислительиого узла и его надежиость. Формула изобретени  Устройство дл  устранени  сбоев сче-рчика , содержащее триггер, о г л   ч а ю щ е 8 с   тем, что, с целью повышени  помехозащищённости и надежности, в устройство введен формирователь длительности импульсов; причем вход устройства соединен с нулевьтм входом триггера, вхо дом формировател  длительности импульсов и входом сложени  счетчика; выхеад фор мнровател  длительности импульсов соединен о единичным входом тржггера, ну-. левой выхсэд которого соединен со входом вь итани  счетчика. Источники информации, прин тые во внв мание при экспертизе: 1.Авторское свидетельство СССР №263671, Н 03 К 21/34, 1968. , 2,Авторское свидетельство СССР NO 476686, И 03 К 21/34. 1973,In such a device, if there is a fault, a pulse from the output of the setting element AND through the delay elements, the element Or and the open setting element I sets the trigger to its initial state. A sweep through the circuit continues until the incoming counting signal leads to the correction of a fault. Such a process takes place when a trigger is triggered on a counting or on any of the separate d / in. A disadvantage of this device is its low noise immunity, as the bath device responds only to a difference in input levels and does not distinguish noise from a wanted signal. The aim of the invention is to improve the noise immunity and reliability of the device. This goal is achieved by the fact that the Schrrvagel pulse duration fort is introduced into the proposed device. The input of the device is connected to the null Trigger input, the input of the impulse duration generator and the addition input of the counting, the output of the impulse duration for the impulse | C single, the trigger input, the zero output of which is connected to the input of the counter. Fig, 1 shows the structural diagram of the proposed device; FIG. 2 shows the time diagram of his work. The device contains a trigger 1, a controllable sensing node 2, {for example, a counter or a shift switch, and a pulse width former 3. Input 4 of the device is connected to the zero input of trigger 1, the input of the addition of node 2 and the driver 3, the output 5 of which is connected to the single input of the trigger; 1, zero zero of input 6 of which is connected to the outputs of the device blocks.} the initial state of the trigger 1 can be in any position, t, e, does not require any initial conditions. When the input information arrives at input 4, it is calculated by the computed single node OM 2, which operates on the leading edge of the information. Low potentials at the inputs of the trigger 1, caused by the action of the input information signal and the output signal of the pulse shaper 3, which is triggered by the input information signal (see FIG. 2), generate high potentials at the outputs of the trigger 1. The duration of the signal during the imaging unit 3 is selected from the condition bfeK tse Lk of the input information signal ;: n is the duration of the interference pulse. From the above relation it follows that when a useful signal is received at the input, i.e. of the input information signal, its duration is longer than the duration t and the trigger 1 memorizes state 1, which stores all the time when the device is operating with input information pulses t of normal ality. When input is received at input 4 of the tag bn (signal of small duration), computational node 2 works out the interference, just as when a signal arrives from the input information of normal duration. However, due to the fact that the ip bf trigger 1 is set to the state O by the falling edge of interference, this difference is fed to the input of the subtraction of the computational node 2 and counts (you) the falsely recorded VforMaash. After the next useful signal (Input Information Signal) arrives, trigger 1 is set to one composition until the next arrival of a non-standard impulse (interference). The proposed device allows to increase the immunity of the node and its reliability. Claims of the Invention A device for eliminating meter failures, comprising a trigger, about 8, so that, in order to increase the noise immunity and reliability, a pulse width former has been inserted into the device; the input of the device is connected to the zero input of the trigger, the input of the pulse width driver and the addition input of the counter; The output of the pulse duration exponentiator is connected with a single input of the trzhgger, well-. the left side of which is connected to the input of the counter. Sources of information received during the examination: 1. Author's certificate of the USSR No. 263671, H 03 K 21/34, 1968., 2, USSR Author's Certificate NO 476686, and 03 K 21/34. 1973 « «"" -уг-yo 1/г. /1 / g. /
SU772439294A 1977-01-10 1977-01-10 Device for elimination of counter miscounts SU614539A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU772439294A SU614539A1 (en) 1977-01-10 1977-01-10 Device for elimination of counter miscounts

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU772439294A SU614539A1 (en) 1977-01-10 1977-01-10 Device for elimination of counter miscounts

Publications (1)

Publication Number Publication Date
SU614539A1 true SU614539A1 (en) 1978-07-05

Family

ID=20690305

Family Applications (1)

Application Number Title Priority Date Filing Date
SU772439294A SU614539A1 (en) 1977-01-10 1977-01-10 Device for elimination of counter miscounts

Country Status (1)

Country Link
SU (1) SU614539A1 (en)

Similar Documents

Publication Publication Date Title
SU614539A1 (en) Device for elimination of counter miscounts
SU792257A1 (en) Apparatus for monitoring signal train
SU902046A1 (en) Pulse counting device
SU1138944A1 (en) N-digit counter with check
JPS6255110B2 (en)
SU725236A1 (en) Device for checking decimal counters
SU1765772A1 (en) Device for measuring object speed
SU750740A1 (en) Circular counter
SU676877A1 (en) Turbine flowmeter monitoring device
SU711575A2 (en) Device for delivery of current code of time interval
SU440665A1 (en) Pulse trainer
SU661809A1 (en) N-digit binary counter checking device
SU1298750A1 (en) Device for detecting contention in synchronized digital blocks
SU624250A1 (en) Indicator
SU799143A1 (en) Pulse distributor
SU1640822A1 (en) Frequency-to-code converter
SU736138A1 (en) Indicator device
SU957425A1 (en) Device for checking pulse train
SU1112570A1 (en) Reversible counting
SU1622857A1 (en) Device for checking electronic circuits
SU1473077A1 (en) Device for monitoring a pulse train
SU681428A1 (en) Device for selecting minimum number
SU966914A1 (en) Binary counter with error check
SU744478A1 (en) Fault locating device
SU760071A1 (en) Information input arrangement