SU610311A1 - Устройство дл кодировани кода рида-соломона с нечетным простым основанием - Google Patents

Устройство дл кодировани кода рида-соломона с нечетным простым основанием

Info

Publication number
SU610311A1
SU610311A1 SU752148502A SU2148502A SU610311A1 SU 610311 A1 SU610311 A1 SU 610311A1 SU 752148502 A SU752148502 A SU 752148502A SU 2148502 A SU2148502 A SU 2148502A SU 610311 A1 SU610311 A1 SU 610311A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
subtractor
stage
valve
Prior art date
Application number
SU752148502A
Other languages
English (en)
Inventor
Валентин Борисович Афанасьев
Александр Абрамович Давыдов
Original Assignee
Специализированное Опытно-Конструкторское Бюро Летно-Исследовательского Института
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Специализированное Опытно-Конструкторское Бюро Летно-Исследовательского Института filed Critical Специализированное Опытно-Конструкторское Бюро Летно-Исследовательского Института
Priority to SU752148502A priority Critical patent/SU610311A1/ru
Application granted granted Critical
Publication of SU610311A1 publication Critical patent/SU610311A1/ru

Links

Landscapes

  • Error Detection And Correction (AREA)

Description

(54) УСТРОЙСТВО ДЛЯ КОДИРОВАНИЯ КОДА
РИДА-СОЛОМОНА С НЕЧЕТНЫМ ПРОСТЫМ ОСНОВАНИЕМ при этом оба входа блока пам ти знака  вл ютс  управл ющими входами, а вторые входы вычитател  из константы и вентил  соответственно - входами «вычитаемое и «уменьшаемое выходного вычитател . На фиг. 1 представлена структурна  электрическа  схема предложенного устройства; на фиг. 2 - структурна  электрическа  схема выходного вычитател . Устройство содержит формирователь 1 управл ющих сигналов, выходы которого через вычислительный блок 2 и непосредственно подключены к соответствующим входам блока 3 изменени  знака, выход которого подключен ко входу первого вентил  4 непосредственно, а ко входу вычислительного блока 2 через второй вентиль 5, причем ко вторым входам вентилей 4, 5 подключены соответствующие выходы формировател  1; блок 6 запоминани  основани  кода, при этом один из дополнительных выходов формировател  1 через блок 6 подключен к первому входу коррекции вычислительного блока 2, ко второму входу коррекции которого подключен другой дополнительный выход формировател  1. Вычислительный блок 2 cocтo из п разр дов 7, каждый из которь.. состоит из входного вычитател  8, выход которого непосредственно и через элемент пам ти 9 подключен к одним входам выходного вычитател  10, выход которого через вентиль И подключен ко второму входу входного вычитател  8, причем другие входы выходного вычитател  10  вл ютс  соответственно первым и вторым входами коррекции, а второй вход вентил  11 - управл ющим входом вычислительного блока 2. Выходной вычитатель 10 состоит из последовательно соединенных блока 12 пам ти знака, вентил  13 и вычитател  из константы 14, при этом оба входа блока 12  вл ютс  управл ющими входами, а вторые входы вычитател  из константы 14 и вентил  13 соответственно - входами 15, 16 «вычитаемое и «уменьшаемое выходного вычитател  10. Работа устройства разбиваетс  на четыре этапа. При подаче тактового импульса элемент па м ти 9 выдает хран щеес  в нем число на вход выходного вычитател  10. Одновременно этот элемент пам ти запоминает число, ноступаюnj .ee на его вход с выхода входного вычитател  8. Каждый вентиль 11 имеет управл ющий двоичный вход, св занный с формирователем 1, и информационный числовой вход. При наличии сигнала «1 на управл ющем входе вентиль . 11 открыт, и число, поступившее на информационный вход, проходит на выход вентил  И. При наличии сигнала «О на управл ющем входе вентиль 11 закрыт , и на его выход проходит число «О независимо от сигнала на информационном входе. Каждый гп-й разр д 7 вычислительного блока 2 на всех этапах работы устройства функционирует следующим образом. Обозначим через А; и В числа, получаемые соответственно с выходов входного 8 и выходного 10 вычитателей на j-м такте сдвига. На вход «уменьшаемое входного вычитател  8 на j-м такте сдвига поступает число S.j с выхода выходного вычитател  10. На вход «вычитаемое входного вычитател  8 на j-м такте сдвига проходит либо число Вт с выхода выходного вычитател  10 (если вентиль 11 открыт), либо число «О (если вентиль 11 закрыт). На BI XOде входного вычитател  8 на j-м такте образуетс  разность Лто котора  поступает в элемент пам ти 9 и запоминаетс  в нем. Одновременно разность , полученна , входным вычитателем 8 на предыдущем (j-l)-M такте, с выхода элемента пам ти 9 проходит на вход 15 «вычитаемое выходного вычитател  10 Работой выходного вычитател  10 на j-м сдвига управл ет знак разности AJ , которуй запоминаетс  им на (j-l)-M такте. На выходе выходного вычитател  10 на любом j-м такте сдвига получаетс  разность Вт в виде не отрицательного числа q в диапазоне от нул  до (-1). Сложение числа ( ) с числом q эквивалентно сложению с нулем. Синхронизаци  процесса выдачи числа q из блока 6 в вычислительный блок 2 осуществл етс  сигналами, поступающими с выхода формировател  1. На первом этапе работы устройства вентили 11 открыты, вентили 4 и 5 закрыты, и на вход устройства последовательно поступают q информационные .символы а , a.j , ..., ai частотой , равной такту сдвига. Количество информационных символов к не должно превышать величины (у-п). Информационные символы на первом этапе работы со входа устройства поступают на вход «уменьшаемое входного вычитател  8, причем на j-м такте сдвига в вычислительный блок 2 поступает символ . Первый этап работы устройства продолжаетс  К тактов сдвига. После к-го такта в элементе пам ти 9 записана разность А,п (где m 1, 2,...п). Второй этап работы устройства продолжаетс  п тактов сдвига. На этом этапе вентили 11 открыты, вентили 4, 5 закрыты. Информаци  на вход устройства не поступает, поэтому на входе «уменьшаемое входного вычитател  8 в течение второго этапа присутствует нулевой символ. В остальном работа устройства на втором этапе эквивалентна работе на первом этапе. После («: + п)-го такта сдвига (счита  от начала работы устройства), который  вл етс  п-м (последним) тактом второго этапа, в элементе пам ти 9 записана разность Л (где m 1, 2,... п). На прот жении всего этапа вентиль 5 открыт, а вентили 4 и 11 закрыты. Вентили закрыты на I такте этапа, а затем поочередно открываютс , причем вентиль 11 открываетс  на (m-f 1)-м такте третьего этапа и остаетс  открытым до конца этапа. Блок 3 на третьем этапе устанавливаетс  в такое состо ние , что, если на информационный вход поступает q число X, то на выход блока 3 проходит число X дл  четкого такта и число () дл  нечетного такта, счита  от начала третьего этапа. Так как в операци х по модулю о число (q-x) эквивалентно числу (-х), то на треть
SU752148502A 1975-06-20 1975-06-20 Устройство дл кодировани кода рида-соломона с нечетным простым основанием SU610311A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU752148502A SU610311A1 (ru) 1975-06-20 1975-06-20 Устройство дл кодировани кода рида-соломона с нечетным простым основанием

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU752148502A SU610311A1 (ru) 1975-06-20 1975-06-20 Устройство дл кодировани кода рида-соломона с нечетным простым основанием

Publications (1)

Publication Number Publication Date
SU610311A1 true SU610311A1 (ru) 1978-06-05

Family

ID=20624096

Family Applications (1)

Application Number Title Priority Date Filing Date
SU752148502A SU610311A1 (ru) 1975-06-20 1975-06-20 Устройство дл кодировани кода рида-соломона с нечетным простым основанием

Country Status (1)

Country Link
SU (1) SU610311A1 (ru)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2605672C1 (ru) * 2015-07-21 2016-12-27 Открытое акционерное общество Научно-производственный центр "Электронные вычислительно-информационные системы" Реконфигурируемый кодер рида-соломона

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2605672C1 (ru) * 2015-07-21 2016-12-27 Открытое акционерное общество Научно-производственный центр "Электронные вычислительно-информационные системы" Реконфигурируемый кодер рида-соломона

Similar Documents

Publication Publication Date Title
GB1300029A (en) Information buffer unit
US3781821A (en) Selective shift register
US3793488A (en) Data communication system with addressable terminals
SU610311A1 (ru) Устройство дл кодировани кода рида-соломона с нечетным простым основанием
US3683370A (en) Input device
GB1363707A (en) Synchronous buffer unit
US3816764A (en) Binary sequence generator
US2881412A (en) Shift registers
US3764791A (en) A number input device using a multi-zero input key
US3866208A (en) Data control arrangement for a dynamic display system
SU450153A1 (ru) Преобразователь код-веро тность
SU1007104A1 (ru) Датчик случайных чисел
SU1338093A1 (ru) Устройство слежени за задержкой кодовой последовательности
SU1162044A1 (ru) Преобразователь кода в частоту импульсов
SU1478367A1 (ru) Устройство дл формировани стартстопных кодовых комбинаций
JPS5934197Y2 (ja) カウンタ装置
SU1249708A1 (ru) Устройство мажоритарного декодировани
KR920002745Y1 (ko) 고속 시프트 및 로테이트 시스템
SU492884A1 (ru) Устройство дл регистрации и обработки быстропротекающих процессов
SU734870A1 (ru) Устройство дл формировани импульсных кодов псевдослучайных последовательностей
SU1580559A1 (ru) Устройство дл кодировани и декодировани информации
US4010454A (en) Magnetic bubble signal generator
SU450379A1 (ru) Манипул ционное устройство телеграфного трансмиттера кода морзе
SU1455385A1 (ru) Формирователь импульсов
SU1543552A1 (ru) Устройство дл декодировани блочных кодов, согласованных с многопозиционными сигналами