SU492884A1 - Устройство дл регистрации и обработки быстропротекающих процессов - Google Patents

Description

(54) УСТРОЙСТВО ДЛЯ РЕГИСТРАЦИИ И ОБРАБОТКИ БЫСТРОПРОТЕКАЮШИХ ПРОЦЕССОВ ми входами упом нутых электронных переклю чате лей. Импульсный выход формировател  адреса элемента разложени  соединен с соответствующими входами четверто го и п того электронных переключателей, выходы регистров кода входного сигнала подключены к соответствующим входам пер вого и второго электронных переключате лей. Такое устройство позвол ет повысить частоту регистрируемого сигнала, так,, как скорость регистрации становитс  равной ;- .1. N - количество элементов разложени  в строке; tl - число строк; Чюг оро ть прот гивани  носител  информации; Д . - шаг построчного квантовани . Кроме того, уменьшаетс  погрешность сравнени  (обработки) амплитуд входного сигнала в заданные .моменты времени, поскольку соответствующие ординаты расположены точно друг под другом. На чертеже представлена блок-схема устройства. Она содержит вход 1 устройства, элект ронные переключатели 2-6, управл ющий элемент 7, генератор синхроимпульсов 8 блок сравнени  9, регистр 10 кода входного сигнала, формирователь 11 адреса строки, формирователь 12 адреса элемента разложени , регистр 13 кода входного сигнала, дешифратор 14, блок 15 выходных узлов, блок электродов 16 и носитель информации 17. Устройство работает следующим образом . Входной сигнал поступает на вход 1 и далее на входы электронных переключателей 2 и 6. В зависимости от состо ни  управл ющего элемента 7 электронные переключатели 2 и 6 включены таким обра зом, что они или пропускают входной сигнал на вход соответствующего регистра кода входного сигнала, или соедин ют этого регистра с его входом, образу  рециркул тор. Пусть состо ние управл ющего элемента 7 соответствует положению регистр Ю заполн етс  значени ми входнего сигнала, а регистр 13 работает в режиме рециркул тора. При этом входной сигнал проходит на вход регистра 10; вьь ход регистра 13 соединен с его входом через электронный переключатель 6, а также через электронный переключатель 3 со входом блока сравнени  9. Кроме того, на вход регист|)а 10 посч-у- пают импульсы с импульсного выхода формировател  адреса элемента разложолин 12 через электронный переключатель 5, а на вход регистра 13 - синхроимпульсы с генератора синхроимпульсов 8 чороз электронный переключатель 4. Таким образом заполнение (югистра Ю значени ми входного сигнала производитс  синхронно с частотой реци зкул ции в , регистре 13. При этом пе|)иод рециркул ции в регистре 13 соответствует ispoMoini ввода К штук очередиых оодлиат входного сигнала в регистр 1О. В стою очиродь количество циклов рОиИрКуЛ4ШИИ I- iL- , где N - количество эломоптов пам ти в регистрах Ю и 13 или количостио эпомо.итов разложени  в строке, раолое количеству электродов в блоке электродов, fl -количество строк разложопий. Работа устройства иичинаетс  с того, что регистр 13 вьщаот на вход блока сравнени  9 первую ординату входного сигнала , запо/июпиую в )одыду1ием цик;се заполнени  регистра l3.B это же врем  формирователь адреса элемента разложени  12 .выдает код первого электрода на вход де (щифратора 15. Формирователь адреса строки 11 вьщает код первой строки на вход блока сравнени  9. Происходит сравнение кода значени  первой ординаты с кодом адреса первой строки. Если коды равны, то блок сравнени  9 вырабатывает импульс, поступающий на дешифратор 14 и дающий разрешение па прохождение импульса записи в блок 15 и далее на первый электрод блока электродов 16, импульс записи прожигает носитель информации 17. Если коды не равны, то импульс на выходе блока сравнени  не вырабатьюаетс , т. е. импульс Записи не формируетс  ,. Далее на блок сравнени  9 поступает втора  ордината входного сигнала из регистра 13 и подаетс  адрес второго элпктрода ita дешифратор. Снова происходит сравнение кода значение ординаты с кодом адреса первой строки. Если коды равны, то снова формируетс  импульс записи на соответствующий электрод и прожигаетс  носитель информации 17, если не равны, то импульс записи не формируетс . Таким образом, последовательно выдаютс  на блок сравнени  коды всех ординат входного сигнала, которые сравниваютс  с кодом адреса первой строки и синхронно с I этим коды адресов электродов поступают

на вход дешифратора 14. В те моментьц когда коды ординат входного сигнала равны коду адресу первой строки блок сравнени  9 вырабатьшает импульс, который разрешает формирование импульса записи соответствующего электрода и, следовательно , прожиг носител  информации в необходимом месте.

После выдачи кода последней ординаты из регистра 13 и последнего) адреса элект- рода из формировател  К . адреса элемента разложени  этот формирователь адреса элемента разложени  выдает по выходу окончани  строЖ импульс, который заставл ет сформировать код адреса второй строки на кодовом выходе формировател  адреса строки 11, поступающий затем на вход блока сравнени . На другой вход блока сравнени  вновь сначала поступает код первой ординаты из регистра 13, а формирователь адреса элемента разложени  12 подает на вход дешифратора 14 код первого электрода.

За врем  полного оборота регистра 13

в регистр 10 вводитсй К .-т ординат

входного сигнала. Это осуществл етс  с помощью импульсов ввода, поступающих с выхода формировател  адреса элемента разложени  через электронный переключатель 5 - на вход регистра 10.

После сравнени  кода первой ординаты I с кодом адреса второй строки блок сравнени  9 вырабатЬтает импульс, поступающий на Вход дешифратора, когда сравниваемые коды равны, или не вырабатывает. импульс, когда сравниваемые коды не равны . В результате при равенстве кодов формируетс  импульс записи первого электрода второй строки..

Весь цикл повтор етс  и блок 9 по: следовательно производит сравнение кодов ординат входного сигнала из регистра 13 с кодом адреса второй строки. При вьшолнении услови  равенства кода ординаты с кодом адреса второй строки формируетс 

импульс записи, который поступает на соответствующий электрод, что приводит к прожигу носител  информапии 17 в соответствующем месте.

После вьвдачи кода последней ординаты на блок сравнени  9 и подачи на дешифратор кода последнего электрода, формирователь адреса элемента разложени  12 снов вьшает по выходу окончание строки импуль по Которому на входе блока сравнени  9 по вл етс  код адреса третьей строки,

За врем  второго оборота 13 в регистр 1О вводитс  втора  пачка К-ординат входI ного сигнала. Процесс сравнени  повтор ет

с  до тех пор, пока не будут перебраны все И -строк, количествр которых равно

N

Л - -г- , где N - число элементов пам ти в регистрах 10 и 13, которое в свою очередь, равно количеству электродов в блоке электродов 16.

После сравнени  кода :последней ординаты из регистра 13 с кодом адреса последней строки из формировател  11 адреса строки на носителе информации 17 оказьшаютс  зарегистрированы все ординаты входного сигнала, коды которых были внесены в регистр 13, причем ось времени располагаетс  поперек движени  носител  информации 17.

В этот момент формирователь 11 адреса строки выдает импульс, который с вььхода поступает на управл ющий элемент 7. Этот элемент через управл ющие входы перебрасывает в другое состо ние электронные переключатели 2 - 6. При этом выход регистра 10 соедин етс  через электронньй переключатель 2 со входом, образу  рециркул тор, а также подключаетс  к входу блока сравнени  9 через электронный переключатель 3.

Входной сигнал подаетс  теперь через электронный переключатель 6 на вход регистра 13. Синхроимпульсы с генератора синхроимпульсов 8 поступают на вход регистра 10 через электронный переключатель 5, а импульсы свыхода формировател  12 адреса элемента разложени  поступают на вход регистра 13 через элект ронный переключатель 4. Вс  работа устройства повтор етс , как было описано, только теперь на носитель информации 17 вьшод тс  ординаты, введенные в предь дущем цикле в регистр 10, а в регистр 13 внос тс  очередные ординаты йходного сигнала.

По окончании цикла работы все ординаты входного сигнала из регистра 10 оказьшаютс  зарегистрированными; на носител информации, причем ось времени располагаетс  поперек движени  носител , а в регистре 13 оказываетс  нова  порци  ординат входного сигнала.

Затем снова на носителе информации регистрируютс  ординаты из регистра 13, а в регистр 10 вноситс  очередна  порци  ординат.

В результате на носителе информации 17 входной сигнал регистрируетс  порци ми ординат, каждый раз на новом поле носител  информации 17, поскольку носитель движетс  с 7 посто нной скоростью, причем ось времени располагаетс  поперек движени  носител  информации. При

частота регистрируемого сигнала увеличиваетс  в К - раз, где п - число строк. Кроме того, точное расположение ординат друг под другом в заданные моменты времени позвол ет уменьшить погрешность сравнени  (обработки) соответствующих ординат.

Claims (1)

1. Формула изобретени 

   Устройство дл  регистрации и обработки быстропротекающих процессов, содержащее регистры кода входного сигнала, генератор синхроимпульсов, дешифратор, блок выходных формирователей, блок электродов , вход которого через блок выходнГых формирователей соединен с выходом дешифратора, и транспортирующий механизм с носителем информации, св занный с блоком электродов, отл и чаюше - е с   тем, что, с целью повьш1ени  быстродействи  устройства и увеличени  точности обработки, в него введены блок сравнени , юрмирователи адреса строки и адреса элемента разложени , управл ющий элемент и электронные переключатели, причем вход устройства соединен с информационными входами первого и второго

   8

   электронных переключателей, выходы ко- -j торых через соответствующие регистры Кода входного сигнала соединены с соответствующими информационными входами 5 третьего электронного перею1ючател , выход которого подЮ1ючеи к первому входу блока сравнени , второй вход KOTcjporcj подключен к выходу формировател  адреса строки, выход блока сравнени  соединен 0 с управл ющим входом дешифратора, информационный вход которого нодюночеи к выходу формировател  элемента разложени , выход генератора синхроимпульсов через четвертый и п тый элект|)он- I ные переключатели соединен с входом соответствующего регистра кода входного сигнала и через последовательно соединенные формирователь адреса элемента разло- жени , формирователь адреса строки и управл ющий элемент - с управл ющими входами упом нутых электронных переключателей , импульсный выход формировател  адреса элемента разложени  соединен с со- . ответствующими входами чет)ертого и п того электронных переключателей, выходы регистров кода входного сигнала подклк юны к соответствующим входам первого и второго электронных переключателей.