SU608162A1 - Контрольно-коммутирующее устройство дл резервированных вычислительных комплексов - Google Patents

Контрольно-коммутирующее устройство дл резервированных вычислительных комплексов

Info

Publication number
SU608162A1
SU608162A1 SU721792940A SU1792940A SU608162A1 SU 608162 A1 SU608162 A1 SU 608162A1 SU 721792940 A SU721792940 A SU 721792940A SU 1792940 A SU1792940 A SU 1792940A SU 608162 A1 SU608162 A1 SU 608162A1
Authority
SU
USSR - Soviet Union
Prior art keywords
unit
control
error
fixing
switching
Prior art date
Application number
SU721792940A
Other languages
English (en)
Inventor
Рафаил Федорович Лобанов
Ирина Исаевна Бармас
Original Assignee
Предприятие П/Я В-8624
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я В-8624 filed Critical Предприятие П/Я В-8624
Priority to SU721792940A priority Critical patent/SU608162A1/ru
Application granted granted Critical
Publication of SU608162A1 publication Critical patent/SU608162A1/ru

Links

Landscapes

  • Hardware Redundancy (AREA)

Description

ность определени  неисправной ЦВМ резко падает и не обеспечиваетс  надежность выходного информационного канала даже при наличии а комплексе исправных мап1ин. Наиболее близким техническим решением к предложенному изобретению  вл етс  контрольно-коммутирующее устройство дл  резервированных вычислительных комплексов, содержащее блок коммутации, блок фиксации ошибки блок фиксации неопределенности и блок управлени  коммутацией, соединенные с арифметическим устройством и устройством управлени  соответствующих М вычислительных машин 3. Недостатком этого контрольно-коммутирующего устройства  вл етс  низка  достоверность и надежность определени  и отключени  неисправной вычислительной машины, что вызываетс , прежде всего, значительной сложностью его аппаратуры, котора , в свою очередь, определ етс  аппаратным принципом вы влени  и отключени  неисправной вычислительной машины и неполнотой контрольной информации о состо нии вычислительной машины (ВМ) 3. Цель изобретени  - повышение достоверности вычислений и надежности определени  и отключени  неисправной вычислительной машины . Это достигаетс  тем, что контрольно-коммутирующее устройство содержит блок сигналов коммутации и блок предварительной фиксации ошибки, причем входы блока управлени  коммутацией подключены к выходам соответствующего устройства управлени  каждой из М-I )зычислительных машин, а выходы - к .соответствующим входам блока предварительной фиксации ошибки, блока фиксаадш ошибки и блока фиксации неопределениостн , другие входы блоков предварительной фиксации ошибки и фиксации иеопределенности подключены к выходам арифметического устройства и устройства управлени  соответствующей вычислительной машины, другие входы бло ка фиксации ошибки подключены к выходам блоков предварительной фиксации ошибки соответствуюш .их пар М-1 вычислительиых машин, .выход арифметического устройства и устройства управлени  соответствующей вычислительной машины, а выходы блока фиксации ошибки подключены ко входам устройства управлени  соответствующей вычислительной машины, и входу блока сигналов коммутации, другие входы которого подключены к выходам устройства управлени , а выход - к управл ющему входу блока коммутации, информационный вход которого подключен к выходу арифметического устройства соответствующей вычислительной машины. На фиг. I представлена структурна  схема контрольно-коммутирующего устройства; на фиг. 2 - схема св зей устройства в трехмашинном цифровом вычислительном комплексе. Контрольно-коммутирующее устройство содержит блок 1 коммутации, блок 2 сигнал ю коммутации, блок 3 фиксации ошибок, блок 4 фиксации неопределенности, лок 5 предварительной фиксации ошибки, блок 6 управлени  коммутацией, шину 7 сигналов управлени , входные и выходные шины 8 обмена сигналами , информационные выходные шины 9 арифметического устройства вычислительной машины , шины 10 обмена сигналами М устройств управлени , устройства 11 управлени  соответствующих вычислительных машин арифметическое устройство 12, оперативное запоминающее устройство 13, выходные шийы 14 контрольно-коммутирующего устройства. На фиг. 2 приведена схема св зей устройства, где k,- - информационный сигнал одного канала выдачи информации i-.й ВМ; So 1 - сигнал операции выдачи контрольного слова; So 2 - сигнал операции выдачи информации из ВМ во внешнее устройство; а (.5.. x,.j) -- единичное состо ние пускового органа BMi (....л., j), соответствующее пребыванию ВМ в рабочем состо нии; ofii - сигнал сбо  ВМ, выработанный в i-й ВМ; Soft - сигнал сбо  i-Й ВМ; S.fi (т) - сигнал сбо  i-й ВМ, зафиксированный на триггере пам ти; ipi - разр д контрольного слова, соответствующий признаку несовпадени  информации i-й ВМ с информацией 4-й ВМ; разр д контрольного слова, соответствующий признаку несовпадени  информации i-й ВМ с информацией 4-и и Х-й ВМ; А14- признак совместной работы в вычислительном комплексе только i-ft и 5-й ВМ; AijBA- признак совместной работы в вы числительном комплексе i-й, -й и Х-й ВМ; Ац1 - признак совместной работы в комплексе только BMi и какой-либо другой ВМ; Sw4«) - сигнал неопределенности в комплексе; SKI.-т- сигнал коммутации. KIPA., KzpK, КЗР - кодовые слова результата анализа в первой, второй и третьей ВМ имеющейс  в них избыточной информации с целью контрол  достоверности ее работы; Ki««, Кат, КЗТЛА - текущие контрольные слова,  вл ющиес  результатом прин того решени  о состо ни х, соответственно, первой, второй и третьей ВМ: разр .цам текущего контрольного слова поставлены в соответствии признакн ф|2з. ft2i KiK, КгкА. КЗКА - кодовые слова, содержащиес  в  чейках оперативного запоминающего устройства и представл ющие собой информадик ) 6 предыстории поведени  ВМ. (например , признаки выхода скорости изменени  параметров за допускаемую зону, результаты тестовых и диагностических проверок и т.п., результатов . программных и алгоритмических способов контрол ); 5к1.в, Snie,. 8к5.в- контрольные сигналы с аппаратуры встроенного контрол  устройства первой, второй и третьей ВМ в-- число контролируемых аппаратно устройств и блоков), Блок 1 коммутации представл ет собой набор управл емые сигналом SKJ,, вентилей, информационные входы которых соединены с выходами арифметического устройства ВМ, по
которым поступает информаци , предназначенна  дл  выдачи во внешние. устройства.
Блок сигналов коммутации 2 предназначен дл  выработки сигнала , подаваемого на управл ющий вход блока 1 коммутации на основаиии входных сигналов Soaai, поступающих с выхода устройства управлени  ВМ,   сигналов Sufi (г). S«,i., поступаюишх с выходов блока 3 фиксации ошибок и блока 4 фиксации, неопределенности. Выработка сигнала ocyinecTвл етс  в соответствии со следующим выражением
SKj ai-S«4S«,) 0)
Блок 3 фиксации ошибки -предназначен дл  выработки сигнала , подаваемого ао шинам 7 на вход устройства 11 управлени  ВМ н сигнала 5««(г), подаваемого на вход блока сигналов коммутации, иа основании входных сигналов Ль So, подаваемых по шинам 7 с выходов устройства 11 управлени  ВМ, сигнала ., подаваемого по шинам 9 с выхода арифметического устройства 12 ВМ, и сигналов 5«лл , подаваемых по шинам 8с выходов блока 5 предварительной фиксации ошибок других ВМ комплекса. Выработка выходных сигналов Sosi. и Scff; (т) блока 3 фиксации ошибки осуществл етс  по следующему выражению: 8св,-(5 У А/«ОУ(13,,), (2) 4i 30 где i § А, 3cfi(t) С«Ь) Т, S tf/CScfi-«ЬТ#5, )- («0)TrS,fi Caj .ft)j Блок 4 фиксации неопределенности предназначен дл  выработки сигнала неопределенносTrf S,i (г), подаваемого на вход блока 2 сигмалов коммутации на основании входных сигналов ф|А.подаваемых по шинам 9с выход1а MCTHMetKoro устройства 12, снгналов Aj, Atn, подаваемых с выходов блока 6 управлени  коммутацией н, в отлнчни от известного устройства , сигнала Sol, подаваемого с выхода устройства 11 управлени . Выработка сигнала осуществл етс  по следующему выражению: М S,i . . (З) ,5-Ais Выходом  вл етс  сигнал S«i (f), который запоминаетс  на TpHrrepej сброс, триггера осуществл етс  сигналом Аи1. Блок 5 предварительной фиксации ошибки  вл етс  принципиально новым и предназначен дл  выработки сигналов ошибок д ругих 1(напрнме{, J-й) ВМ и подаваемых на вход
блока 3 фиксации ошибок других ВМ комплекса .
Выходными сигналами  вл ютс  сигналы подаваемые с выходов арифметического устройства 12 ВМ, сигнал SQI, подаваемый с выхода устройства II управлени  ВМ. и сигналы Aj5A , подаваемые с выходов блока управлени  коммутацией.
Выработка предварительных сигналов ошибок Sufji осуществл етс  по следующему алгоритму: .
,« ,,
4 3 i Блок управлени  коммутацией 6 не  вл етс  новым по сравнению с известным. Он предназначен дл  выработки признаков состо ни  комплекса А;., Aji, Аи., A; и других, поступающих в остальные блоки устройства н служащих дл  управлени  их работой.
Выработка признаков осуществл етс  на основании сигналов и... а; ...aj ...а ...Oj, пбступающих по щинам 10 и 7 с выходов yctpoAcTва П управлени  ВМ комплекса по алгоритмам:
Aj
d,- oL,f... ajЛj....i,...t.Л,..лк,
л
Aj5 Л}Л} 1.-- f/ A-i--- м; А„, ...VA,H. Работа контрольно-коммутирующего устройства осуществл етс  следующим образом. Перед каждой выдачей результатов вычислений во внешние устройства вычислительные машины, работающие в резерв1ированном вычис лительном комплексе над решением одних Я тех же задач, осуществл ют обмен ннформацией по межмашинным каналам св зи с последующим сравнением по программе этой информации между собой, в результате этого (а также благодар  использованию других программных , аппаратных и алгоритмических средств контрол ) кажда  ВМ выбирает контрольное слово, каждому разр ду которого став тс  в соответствии признаки несовпадени  информации (fit., (, (Pj5 и др. Затем по команде Soi программы из арифметического устройства 12 контрольное слово по шинам 8 выдаетс  либо в блоки 3 фиксации ошибок и блоки 5 предварительной фиксации ошибок, если число ВМ в комплексе равно трем или более трех, что автоматически указываетс  признаками Ai, , вырабатываемыми в блоке 6 управлени  коммутацией, лнбо в блоке 3 фиксации ошибок, если число ВМ равно двум, что указываетс  признаками Aj, и А,.;. Если соответствующий сигнал фцх Или ifj присутствует, то в блоке 3 фиксаций ошибок (или блоке 4 фиксации неопределенности) вырабатываютс  соответствующие сигналы Se(rj(t), Scgi или SB (f). Одновременно в других, например А,-м н блоке 5 предварительной фиксации ошибок вырабатываютс  аналогичные сигналы ошибок данной ВМ Sc#,,, которые поступают в блок 3 фиксации ошибок данной i-й ВМ, благодар  чему лостоверность выработки сигналов ошибки данной i-й ВМ увеличиваетс . Действительно, если сигнал ошибки по информации данной ВМ из-за нарушени  выработки контрольной информации не будет сформирован, сигнал ошибки Scs,данной ВМ будет выработан на основе сигналов SctfjA и Sefi , поступающих из блоков 5 предварительной фиксации ошибок .-й и -.й ВМ. На основе сигнала ошибки Sefi или 5„ (г) в блоке сигналов коммутации вырабатываетс  сигнал блокировки, который запрещает в соответствии с выражением (I) выработку сигнала SKi(t). Одновременно сигналом из блока 3 фиксации ошибок осуществл етс  воздействие на устройство 11 управлени  ВМ с це: лью запрещени  дальнейшей выдачи информации во внешние устройства из данной ВМ и перевода ее в режим диагностики. Однако, если характер неисправности в ВМ таков, что реакции устройства И управлени  ВМ на сигнал 5c-f.i не наступит и в следующем шаге программы по команде So; произо щет выдача информации К из арифметического устройства 12 ВМ во внешние устройства, то выдача информации во внешние устройства через блок { коммутации не произойдет, так как сигнал SKI выработан не будет.
Сигнал Sufi в устройстве 11 управлени  ВМ осуществл ет сн тие признака аj, благодар  чему в блоке 6 управлени  коммутацией происходит автоматическа  перестройка признаков . и т.д. и, следовательно, всегб контрольно-коммутирующего устройства. Данное контрольно-коммутирующее устройство при трех ВМ в вычислительном комплексе представл ет собой npctoToe устройство и, в цел х повышени  надежности, включаетс  в состав каждой ВМ.
Взаимосв зь предложенного устройства с другими устройствами резервированного комплекса представлена на фиг. 2, где в качестве примера представлены св з  контрольно-коммутирующего устройства в трехмашинном цифровом вычислительном комплексе.
В результате обмена по программе информацией К|вп. Кгв . (перед выдачей ее во внешние устройства) по межмашинным каналам св зи (фиг. 2) кажда -ВМ будет содержать а своем оперативном запоминающем устройстве J3 параметры, выработанные во всех ВМ (Kisn, , Кзап). Путем сравнени  этой информации определ етс  неисправна  ВМ и в соответствующий разр д KITRC (Katuc., KSTRC ) заноситс  признак «fиз (ф2з1. фзИ) при совместной работе трех ВМ, либо «piз (фгз, ф21, Фз1. ) при совместной работе двух ВМ. Естественно, что в процессе такого прог{ аммного анализа возможны сбои н полученне неверного результата анализа, т.е. слова Kipn (Кгрп.
КЗРП).
Чтобы вы вить этот факт н, тем самым,
исключить прин тие неверного решени , в аппаратной части каждого контрольно-ком мутируюи1его устройства осуществл етс  выработка сбо  не только собственной ВМ (например, St«ii), но и всех других ВМ (например , Sc62i, Scff3i) с последующим формированием окончательных исполнительных сигналов SKI и Sc.i. (или Sxz, Scez и Stc3, соответственно), путем конъюкции сигналов сбо  данной ВМ, выработанной в других ВМ. Если же в процессе программного анализа произойдет сбой, в результате которого будет искажение слова Кикс (Катке, Кзтко) типа «ложна  трёвога (0-1), т.е. в слове KITKC ложно по витс  единица, то это не окажет воздействие на выработку исполнительных сигналов SKZ, Зкз, , . двугих ВМ, а в данной ВМ ложно формируютс  эти исполнительные сигналы SKI и . которые произведут необходимые переключени  в соответствии с прин тым алгоритмом переключеии  и автоматического исключени  последствий сбо  без нарушени  работы общего выходного канала вычислительного комплекса. Дополнительные задержки в вычислени х, которые необходимы дл  реализации этого алгоритма программного анализа, не сказываютс  на качестве вычислительного процесса в целом, поскольку они войдут незначительным процентом в общий процент машинного времени ВМ, затраченного на организацию контрол  и учитываемого при расчете диспетчерской программы °ВМ.
Помимо предложеииого способа вы влени  и исправлени  ошибки программна  часть контрольно-коммутирующего устройства использует другую имеющуюс  в ВМ и комплексе в целом избыточную информацию с целью выработки контрольного слова KtTKcfKjTKe:, Кзтц)
на основе содержимого р да  чеек оперативного запоминающего устройства 13, куда занос тс  результаты программного анализа хода вычислений и вырабатываемой в процессе вычислений дополнительной контрольной ннф фмации (кодовых слов Кшл, Кгх , Кзк ), Эта информаци  формируетс  на опросе сигналов состо ни  SKi.e, Sitze, Sna. аппаратуры ВМ,
0 содержащей встроенный контроль, на основе проводимых периодически в процессе вычислений текстовых и 0олее глубоких (в отдельных режимах) диагностических проверок, на основе анализа характера изменени  вычисл емых параметров и т.д. Полученна  таким образом Информаци  в виде слова Кжл (Кгки., Кзи) анализируетс  по программе с учетом призиаков состо ни  пусковых органов ВМ, с учетом наличи  в работе других ВМ и с учетом результатов программного сравнени  информации и
0 других ВМ, приведенных выше.
Така  совместна  обработка всей контрольной информации обеспечивает более достоверное получение текущего контрольного слова KiTKc (Кгтхс.. Кзткс) не только в ситуаци х, когда в комплексе находитс  несколько работающих ВМ, но и когда работают два и даже одна ВМ. В STHX случа х с целью вы влени  места н устойчивости сбо  программа использует информацию с предыстории поведени  этих ВМ, в том числе имевших место в иих
0 ранее ошибок, профилактик, ремонтов и т.д.
Технико-экономический эффект от применени  данного контрольно-коммутирующего устройства заключаетс  в том, что благодар  сочетанию программного принципа определени  ошибки ВМ с использованием информации между ВМ значительно увелнчиваётс  noflHota и достоверность контрол  вычислений и иа . дежность своевременного определени  и отключени  иеисправной ВМ.

Claims (3)

  1. Формула изобретени 
    Контрольно-коммутирующее устройство дл  резервированных вычислительных комплексов, содержащее блок коммутации, блок фиксаций ошибки, блок фиксаци  неопреде еи ости   лок управлени  коммутацией, соединенные с арифметнческим устрЫ{ством и устройством уп равленн  соответствующих М вычислительных машин, отличающеес  тем, что. с целью пое-ы щеии  достоверности и надежности определени  и отключени  иеисправн хб 8ыч|1слйтельной машины, оно содержит блок сигналов коммутации в блок предварительной фиксации ошибки, причем входы блока управлени  коммутацией подключены к выходам соответствующего устройства управлени  каждой йэ M-i вычислительных машин, а выходы - К4 ютветствующим входаА блока предварительной фиксации ошибки, блока фиксации ошибки и блока фиксации неопределенности, другие входы блоков предварительной фиксации ошибки и фиксации неопределенности подключены к выходам арифметического устройства и устройства управлени  соответствующей вычислительной машины , другие входы блока фиксации ошибки подключены к выходам блоков предварительной фиксации ошибки соответствующих пар М-i вычислительных машин, выход арифметического устройства и устройства управлени  соответствующей вычислительной машины, а выходы блока фиксации ошибки подключены ко входам устройства управлени  соответствующей вычислительной машины и входу блока сигналов коммутации, другие входы которого подключены к выходам устройства управлени , а выход - к управл ющему входу блока коммутации , информационный вход которого подключен к выходу арифметического устройства соотве1 ствующей вычислительной машины.
    Источники информации, прин тые во внима ние  ри экспертизе:
    . Авторское свидетельство СССР № 308430, кл. з 06 F ISyie, 1970.
  2. 2.Авторское свидетельство СССР № 320812, кл.3 «6 F 11/00, 1969.
  3. 3.Авторское свидетельство СССР № 222745, кл. G 1 Р 15/46, 1967.
SU721792940A 1972-06-08 1972-06-08 Контрольно-коммутирующее устройство дл резервированных вычислительных комплексов SU608162A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU721792940A SU608162A1 (ru) 1972-06-08 1972-06-08 Контрольно-коммутирующее устройство дл резервированных вычислительных комплексов

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU721792940A SU608162A1 (ru) 1972-06-08 1972-06-08 Контрольно-коммутирующее устройство дл резервированных вычислительных комплексов

Publications (1)

Publication Number Publication Date
SU608162A1 true SU608162A1 (ru) 1978-05-25

Family

ID=20516737

Family Applications (1)

Application Number Title Priority Date Filing Date
SU721792940A SU608162A1 (ru) 1972-06-08 1972-06-08 Контрольно-коммутирующее устройство дл резервированных вычислительных комплексов

Country Status (1)

Country Link
SU (1) SU608162A1 (ru)

Similar Documents

Publication Publication Date Title
US5099485A (en) Fault tolerant computer systems with fault isolation and repair
US5005174A (en) Dual zone, fault tolerant computer system with error checking in I/O writes
US4907228A (en) Dual-rail processor with error checking at single rail interfaces
EP0260584B1 (en) Fault tolerant computer achitecture
EP0306252B1 (en) Fault tolerant computer system input/output interface
US3829668A (en) Double unit control device
US5251227A (en) Targeted resets in a data processor including a trace memory to store transactions
Iyer et al. Automatic recognition of intermittent failures: An experimental study of field data
JPH03501305A (ja) バスデータの伝送検証システム
SU608162A1 (ru) Контрольно-коммутирующее устройство дл резервированных вычислительных комплексов
US4224681A (en) Parity processing in arithmetic operations
US3904860A (en) Method for diagnosing the condition of data processors
CA2037776C (en) Fault recovery processing for supercomputer
Yang et al. A generalization of hybrid fault diagnosability
US4410988A (en) Out of cycle error correction apparatus
SU741267A1 (ru) Микропрограммное устройство управлени с исправлением ошибок
JPH02138636A (ja) 多重化システムの運用中における診断方式
SU849219A1 (ru) Система обработки данных
SU822192A1 (ru) Устройство дл контрол интерфейса
RU2015542C1 (ru) Устройство для контроля и реконфигурации дублированной вычислительной системы
SU873235A1 (ru) Дешифратор
JPH02148333A (ja) マルチプロセッサシステムの異常診断方式
Miczo A self-test hardwired control section
RU2029986C1 (ru) Устройство для контроля
SU1718398A1 (ru) Устройство дл управлени реконфигурацией резервированной вычислительной систем