SU577667A1

SU577667A1 - Analog-to-digital converter

Info

Publication number: SU577667A1
Application number: SU7602379043A
Authority: SU
Inventors: Владимир Константинович Шмидт; Константин Константинович Рябцев
Original assignee: Ленинградский Ордена Ленина Электротехнический Институт Им. В.И.Ульянова (Ленина)
Priority date: 1976-07-01
Filing date: 1976-07-01
Publication date: 1977-10-25

Description

Изобретение относитс к области вычислительной техникиИ касаетс многоканальных систем обработки и передачи данных.The invention relates to the field of computing technology and concerns multi-channel data processing and transmission systems.

Известен аналого-цифровой многоканальный преобразователь с адаптивной коммутацией каналов, содержащий коммутатор, преобразователи и блоки пам ти 11 . В этом устройстве коммутируетс и обрабатываетс тот сигнал, который имеет наибольшую вепичину откгюнени текущего значени от предсказываемого . Недостатком этого устройст ва вл етс наличие в каждом канале аналогового преобразовател погрешности aifпроксимации , обладающего всеми недостат ками, присущими аналоговым схемам.An analog-to-digital multichannel converter with adaptive circuit switching is known, comprising a switch, converters and memory blocks 11. In this device, the signal that has the highest rate of ignoring the current value from the predicted one is switched and processed. The disadvantage of this device is the presence in each channel of the analog converter of the aif approximation error, which has all the disadvantages inherent in analog circuits.

Известен аналого-цифровой преобразователь , содержащий коммутатор, подключенный адресным входом к запоминающему -устройств ву . Аналоговый выход коммутатора соединены со входом сравнивающего устройства и аналого-цифрового преобразовател . Второй вход сравнивающего устройства через и11фро-а 1алоговый преобразователь подключен к информационному выходу запоминающего устройства. Е-ыход аналого-цифрового The analog-to-digital converter is known, which contains a switch connected by an address input to a storage device. The analog output of the switch is connected to the input of the comparison device and the analog-digital converter. The second input of the comparing device is connected via i11fro-1alogovy converter to the information output of the storage device. Analog-to-digital output

22

преобразовател св зан с буферной пам тью и запоминающим устройством, а выход схемы сравнени через ключ соединен со входом коммутатора и установкой в начальное состо ние АЦ-преоР|разовател 2 .the converter is connected to the buffer memory and the storage device, and the output of the comparison circuit is connected via a switch to the input of the switch and to the initialization of the AD converter of the distributor 2.

Недостатком известного устройства вл етс низка пропускна способность, обусловленна непроизводительными затратами времени на опрос сигналов, заведомо невышедших за предсказываемые пределы, в течение которого дорогосто щий аналого-цифровой преобразователь простаивает.A disadvantage of the known device is the low throughput due to the unproductive time spent on interrogating signals that are not known beyond the predicted limits, during which the expensive analog-to-digital converter is idle.

Цель изобретени - повышение пропускной способности преобразовател при незначительных дополнительных затратах оборудо вани .The purpose of the invention is to increase the throughput of the converter with a slight additional cost of equipment.

Это достигаетс тем, что в аналого-цифровой преобразователь, содержащий коммутатор , соединенный с первым входом экстрапол тора и через преобразователь anafloi Koa с буферной пам тью и входом запоминающего устройства, выход которого через регистр и цифро-аналоговый преобразователь подключен к второму входу экстранол тора, введены реверсивный счетчик, два элемента сборки.This is achieved in that an analog-to-digital converter containing a switch connected to the first input of an extrapolator and through an anafloi Koa converter with a buffer memory and a memory input, the output of which is connected through a register and a digital-analogue converter to introduced reversible counter, two elements of the assembly.

блок выделени за вок и по одному счетчику и элементу совпадени на каждый входной канал, причем выходы реверсивного счетчика через магистральные шины подключены к параллельным входам счетчиков и соответствуюшим входам запоминающего устройства, выходы счетчиков через соответствующие апе менты совпадений соединены с информационными входами блока выделени за вок, уттрав л юишй вход которого через первый элемент сборки подключен к пе.ому выходу экстр пол тора , вычитающему входу реверсивного счетчика и к выходу конец преобразовани преобразовател аналог-код, входы второго элемента сборки подключены соответственно к второму выходу экстрапол тора, суммиру ющему входу реверсивного счетчика и к перк вому выходу экстрапол тора, а выход второго элемента сборки соединен с входом запоминающего устройства, выход запоминающего устройства подключен к информационным входам реверсивного счетчика, адресный выгход блока.выделени за вок соединен с адресными входами коммутатора и запоминакк щего устройства, а управл ющий выход этого же блока - с соответствующими входами всех счетчиков,.an allocation unit for a wake and one counter and a matching element for each input channel, the outputs of the reversible counter being connected via the main buses to the parallel inputs of the counters and the corresponding inputs of the storage device; the outputs of the counters are connected to the information inputs of the selection block for the wok, wipe your input, which is connected through the first element of the assembly to the fifth output of the extruder, which subtracts the input of the reversible counter and to the output the end of the conversion the analog-code converter, the inputs of the second element of the assembly are connected respectively to the second output of the extrapolator, the summing input of the reversible counter and the first output of the extrapolator, and the output of the second element of the assembly is connected to the input of the storage device, the output of the memory device is connected to the information inputs of the reversible counter , the address output of the block. The allocation of the wok is connected to the address inputs of the switch and memory, and the control output of the same block is connected to the corresponding inputs all counters ,.

На чертеже дана структурна схема предлагаемого устройства.The drawing is a structural diagram of the proposed device.

Оно содержит коммутатор 1 входных сиг:налов , преобразователь 2 аналог-код, буферную пам ть 3, экстрапоп тор 4, ци(|ро-аналоговый преобразователь 5, регистр 6, запоминающее устройство 7,. блок 8 выделе-. ни за вок, реверсивный счетчик 9, элементы сборки 10 и 11, счетчики 12 и элементы совпадени 13.It contains a switch 1 input signals: transducer 2 analog-code converter, buffer memory 3, extrapop 4, qi (| po-analog converter 5, register 6, storage device 7, block 8 of the allocation- reversible counter 9, assembly elements 10 and 11, counters 12, and matching elements 13.

Устройство работает следующим образом. В начальном состо нии в счетчиках 12 записаны обратные коды чисел, равные предполагаемому количес ву циклов устройства, через которое следует производить опрос соответствующих снгнвгюв. Импульс запуска через элемент сборки 1О возбуждает управл ющий вход блока 8, поспе чего блок 8 прои водит последовательный просмотр входов,соединенных через элементы совпадени 13 с параллельными выходами счетчиков 12, каждый из которых соответствует своему входному сигналу. При обнаружении возбужденного входа блок 8 формирует сигнал на адресной шине, соответствующий выделенному счетчику. По полученному адресу коммутатор 1 подключает требуемый входной сигнал к экстрапол тору 4, на второй вход которого подаетс преобразова 1ный цифро-аналоговым преобразователем 5 аналоговый эквивалент кода, выбранного из запоминаю щего устройства 7, записанного в регистр The device works as follows. In the initial state, in counters 12, the inverse codes of numbers are written, equal to the expected number of device cycles, through which the corresponding cnccans should be polled. A start pulse through assembly element 1O excites the control input of block 8, then block 8 performs a sequential view of the inputs connected via matching elements 13 to the parallel outputs of counters 12, each of which corresponds to its input signal. When an excited input is detected, block 8 generates a signal on the address bus corresponding to the dedicated counter. At the received address, the switch 1 connects the required input signal to the extrapolator 4, to the second input of which a 1-D conversion is fed to the analog equivalent of a code selected from the storage device 7 recorded in the register

6 и впшощегос кодом последнего сущес-гвенного отсчета опращиваемого сигнала.6 and followed by the code of the last essential reference of the transmitted signal.

Втора часть кода, выбранного из запоминающего устройства 7 по выделенному адресу, поступает на реверсивный счетчик 9 и представл ет собой обратный код длительности периода опроса соответствующего сигнала, выраженного в числе циклов устройства . Если результат сравнени предсказываемого и текущего значени от личаетс на величину, большую ,чем значение выбранной установки, то возбуждаетс первы выход экстрапол тора 4, Это приводит к увеличению содержимого реверсивного счетчика переписи его нового содержимого в запбминающее устройство 7 по тому же адресу и вклчению аналого-цифрового преобразовател . Возбуждение шины конец преобразовател по окончанию процесса преобразовани приводит к перезаписи полученного кода в запоминающее устройство 7, а на управл ющем входе,блока 8 по вл етс сигнал, под дейст вием которого происходит перезапись содержимого реверсивного счетчика 9 в счетчик 12 ,соответствующий обработанному сигналу, и производитс дальнейший поиск очередного возбужденного информационного входа. Если же сравниваемые сигналы не вышли за заданные пределы, то возбуждаетс втора выходна шина экстрапол тора, что приводит к уменьшению содержимого реверсивного сче чика 9 на единицу, к передаче нового значени запоминающего устройства 7 и возбуждению управл ющего входа блока 8. Далее процесс совпадает с описанным уже ранее. По окончании просмотра всех информационный входов блок 8 выделени за вок возбуждает выход окончание цикла , и содержимое всех счетчиков 12 увеличиваетс на единицу и переходит к новому циклу опроса входов .The second part of the code selected from the storage device 7 at the allocated address is fed to the reversible counter 9 and represents the inverse code of the length of the polling period of the corresponding signal, expressed in the number of device cycles. If the result of the comparison of the predicted and current values differs by an amount greater than the value of the selected installation, then the output of the extrapolator 4 is first raised. This leads to an increase in the contents of the reversible counter of the census of its new content to the transmitter 7 at the same address and the analog digital converter. The bus initiation of the converter at the end of the conversion process leads to overwriting the received code in the memory 7, and at the control input, block 8 a signal appears, under which the contents of the reversing counter 9 are overwritten into the counter 12 corresponding to the processed signal, and further search for the next excited information entry is performed. If the compared signals do not go beyond the specified limits, the second output bus of the extrapolator is excited, which leads to a decrease in the content of the reversing counter 9 by one, to the transfer of the new value of the storage device 7 and to the activation of the control input of the block 8. Then the process coincides with that described already earlier. Upon completion of viewing all information inputs, selection block 8 excites the exit, ending the cycle, and the content of all counters 12 is incremented by one and goes to a new input polling cycle.

Ф оF o

рмула изобретени rmula of invention

Аналого-цифровой преобразователь, содержащий коммутатор, соединенно1й с первым входом экстрапол тора и через преобразователь анало -код с буферной пам тью к входом запоминающего устройства, ыход KOTopoi o через регистр и цифро-анопоговый преобразователь подключен к второму рходу экстрапол тора , отличающийс тем, что, с целью повышени пропускной способности , в него введены реверсивный счетчик, два элемента сборки, блок выделени за вок и по одному счетчиху и элементу совпадени на к;1ждый входной канал, причем выходы реверсивнодо счетчика через мшнстральные шины подключены к входам счетчиков и An analog-to-digital converter containing a switch connected to the first input of an extrapolator and, through a converter, an analog code with buffer memory to a memory input, output KOTopoi o through a register and a digital-anopog converter connected to the second extrapolator rotor, characterized by , in order to increase the capacity, a reversible counter, two elements of the assembly, a block for allocating a quotation and one counter each and a match element for k are entered into it; each input channel, and the outputs of the reversible counter mshnstralnye through a bus connected to inputs of the counters and