SU561297A1 - Делитель частоты - Google Patents

Description

(54) ДЕЛИТЕЛЬ ЧАСТОТЫ

II грогього дополни гельньгх эле.мекгов совпадени , II к R -- входу .

Ни чертеже иредсгавлена структурна  электрическа  схема делител  частоты.

Делитель частоты содержит источник 1, счетчики 2 и 3, элементы совпдени  4 и 5, Tpiirrep 6, дополнительные элементы совпадени  7-10, элементы задер жи 11 и 12.

Делитель частоты работает следующим образом.

В начальный момент один из счетчиков закрыт, а другой открыт и производит подсчет входных импульсов от источника сигнала 1. Пусть открыт счетчик 2, при этом на его управл ющем входе присутствет разрешающий потенциал с выхода дополнительного элемента совпадени  10, а на управл ющем входе счетчика 3 при это присутствует запрещающий потенциал с выхода дополнительного элемента совпадени 

Импульс после по влени  на выходе счетчика 2, с некоторой задержкой t по вл етс  на выходе элемента совпадени  4. При этом начинаетс  процесс переключени  триггера 6 из одного состо ни  в другое. Триггер 6 выполнен в виде R триггера , что позвол ет начать процесс переключени  по. переднему фронту импульса на выходе элемента совпадени  4. Задержка в срабатывании триггера 6 минимальна  из всех известных схем триггеров и равна 2. К моменту формировани  заднего фронта выходного импульса эле- менга совпадени  4 переключение R - S триггера б завершитс , однако формирование импульсов коммутации счетчиков начнетс  по заднему фронту выходного импульса элемента совпадени  4, дл  этого его выход дополнительно соединен со вторым входом элементов совпадени  7 и10. При таком соединении коммутаци  счетчик осуществл етс  лишь с задержкой f.. п от момента по влени  заднего фронта выходного импульса элементов совпадени  4

С по влением сигнала коммутации на выходе элементов совпадени  7 и 10 импульсы с выхода источника сигнала 1 начинают подсчитыватьс  счетчиком 3, и при по влении сигнала на выходе счетчика 3 по вл етс  импульс на выходе элемента совпадени  5 и процесс формировани  сиг-нала коммутации повтор етс ,причем задержка в по влении сигнала KOMt fyranim .также равна t и2С от момента по влени  заднего фронта выходного импульса элемента совпадени  5.

Коэффициенты делени  обоих счетчиков подобраны так, чтобы их суммарный коэффициент был равен требуемому коэффициенгу целени  делител . При. этом кажд})И ii3 счетчиков может быть вь.полнен в виде счетчиков с фиксированным коэффициентом

счета, либо в виде делителей частоты с переменным коэффициентом делени . При 3TOMjB зависимости от выполнени  счетчиков, ко входам первого и второго элементов совпадени  4, 5 могут быть подключены как выходы всех разр дов СЧ€)Тчика , так и выходы их отдельных разр дов 3 качесгве элементов совпадени  могут быть использованы как элементы И-НЕ, так и элементы ИЛИ-НЕ. В качестве выходного импульса делител  частоты может быть кспо,гаьзован любой из двух импульсов, как на выходе элемента совпадени  4, гак и на выходе элемента совпадени  5.

Если необходимо свести задержку в фор мировании сш налов ком утации до миним ма , то можно межщ выходом источника сигнала 1 и счетоым входом каждого из счетчиков 2, 3 включить элементы задержки 11, 12. В этом случае входной сигнал поступает на элементы совпадени  4, 5 непосредственно с выхода источника сигнала 1, а на входы счетчиков 2, 3, с некоторой задер ккой, благ-одар  которой устран етс  вли ние задержек в формкров нии сигналов комг Г/тации на быстродейс1-вие делител . Ес и элемент  идер.жки обеспечивает , задержку в посгуплении импульса на вход счетчика всего на 2t , то импульс коммутации nocTj naer на управл ющий вход счетчика 2 сразу же по окоичании за.цнегс фронта последнего входного iiiv5rF;v.iibca счетчика 2. Наоборот, сигнал комьгугации на вход счетчика 2 поступает с задержкой в f по отношению к заднему фронту пас-, леднего входного импульса счетчика 3. а на управл ющий вход счетчика 2 сигнал коммутации поступает сразу баз задержки, тем самым достигаетс  вьюокое бьютродействие делител  частоты.

Сигналы коммутации, поступающие на управл ющий вход счетчиков, могут управл ть счетчиками либо путем подачи запрещающего потенциала на установочные входы триггеров счетчика, либо путем подачи запрещающего потенциала по счетному вхсрду тркгггеров. В качестве элементов задержки можно применить последовательно включенные элементы Pi-HE или ИЛИ-НЕ, которые используютс  дл  схем совпадени .

Формула и 3 о б rj

3 rj е т- е н и  

Делитель частоты, содор/кащий триггер, элементы совпадени , riopiM K входы кото: 1 .ч (,i:((.-iibJ с liLi.xijflaMM параллельно 11КлК)и;11Н.1Х ск.гчиков, а вторые входы ч1Ь.;Д 11еиы и подключены к источнику сиг- ьал.ч, о г л и ч а ю щ и и с   тем, что, 1- ) иовьлиени  быстродействи , в него ишдоиы элем(;нты задер жи, включенные Nii-ycrij источником сигнала и счетными вхоlUiMii счетчиков, и дополнительные элементы совпадени , причем управл ющий вход iifpiiuro счетчика через последовательно соединон гые первый и второй дополнителные элементы совпадени  соединен с пр Nri .jNf выходом триггера, а управл ющий вход второго счетчика через последовательно соединенные третий и четвертый допол-

нительные элементы совп;-1Д ни  - с инверсным выходом триггера, при этом выход первого элемента совпадени  подключен ко входам первого и гетвертого дополнительных Элементов совпадени  и к S -входу , а выход второго совпадени  - ко входам второго и третьего дополнительных элементов совпадени  и к 7 - входу триггера.

Источники информации, прин тые во В1шмание при экспертизе:

1.Авторское свидетельство СССР № 421132, Н ОЗ К 23/ОО, 20.06.72.

2.Авторское свидетельство СССР № 197278, Н 03 К 23/04, 20.11.66.