SU558262A1 - Измеритель однократных временных интервалов - Google Patents

Description

16,17 и четвертый 18, 19 вспомогательные счетчики, и сравнивающее устройство 20, схему «1-1ЛИ 21, ибр:Вую22, 23 и третью 24 схемы совпадений, инвертор 25; шифратор 26; формирователь тактов 27; уточн ющий счетчик 28, 29; выходы уточн ющего счетчика 30 и выходы оеновного счетчика 31.

По цени 1 иа вход измерител  ноетуиает имнульс, длительность которого равна времеииому интервалу, на иервые входы временных селекторов 6-9, на вторые входы которых ио цен м 2-5 иостуиают равносдвииутые относительно друг друга но фазе носледовательности счетных имиульсов. Имнульеы, ирошедщие временной селектор 6 и схему ИЛИ 21, ностунают иа счетный вход нервой  чейки 10 основного счетчика. Имнульеы совнаденн  с временных селекторов 7-9 иостуиают на входы второго 14-15, третьего 16-

17,четвертого 18-19 всномогательиых счетчиков соответствеино. Коды всномогательиых счетчиков сравниваютс  в сравнивающем устройстве 20 одновременно с кодом двух  чеек 10, 11 основного счетчика. Ио коину измер емого временного интервала, иостунающего ио входу 1, формирователь тактов 27 вырабатывает два имиульса, сдвииутых но времсии друг относительно друга.

Дл  удобства анализа кодов всномогательных счетчиков в осиовной счетчик занисано число, равное его емкости, в результате чего все  чейки основного счетчика (в том числе и иервые две) имеют единичные состо ни . Схема сравнени  кодов работает таким образом , что иа ее выходах вырабатываютс  едиинчиые (разрещающне) уровни иаир жеин  ири несовнадении кодов второго, третьего и четвертого вспомогательных счетчиков с кодом первых двух  чеек основного счетчика соответствеино . Если состо ни  иервых двух  чеек основного счетчика отличаетс  от состо ни  соответствующих  чеек второго, третьего , четвертого всномогательных счетчиков, то на выходах сравнивающего устройства 20 формируютс  уровни наир жеии , открывающие схему совиадений 22 и соответственно схему 23, в результате чего иервый тактирующий имиульс с формировател  тактов 27 через открытую схему совпадений 23 и схему ИЛИ 21 постунает иа счетный вход основного счетчика, измен   его состо ние, что в свою очередь приводит к изменению соотношени  кодов на входе сравнивающего устройства 20 и изменению результата сравнеии  на выходе сравнивающего устройства.

Шифратор 26, нредиазначенный дл  преобразовани  едиинчных кодов, поступающих с выхода сравнивающего устройства 20, в иараллельпый двоичный код, управл етс  вторым тактирующим имнульсом с формировател  тактов 27. После внесени  первым тактирующим импульсом поправки с цеиой периода То входных счетных имнульсов в основной счетчик информаили с выхода ищфратора 26 переноситс  в уточи ю ций счетчик 28, 29 вторыл тактирующим импульсом; по

счетному входу в нервую  чейку 28 с цеиой ig или по установочному входу во вторую  чейку 29 с цеиой , или в обе  чейки одновременно .

Если на выходе сравнивающего устройства

формируютс  уровни ианр жений, которые не привод т к открыванию схем совпадений 22 и 23, то в этом случае запрен1,ающий уровень напр жени  со схемы совпадений 22, нройд  через инвертор 25, открывает схему совнадеНИИ 24, и первый тактирующий импульс проходит на установочный вход уточн ющего счетчика, внос  поправку с ценой Tg. После внесени  этой ноправки производитс  перенос информации с шифратора 26 в уточн ющий

счетчик 28, 29 вторым тактирующим импульсом аналогично вышеизложенному. Выход иервой  чейки 28 уточн ющего счетчика св зан со счетным входом второй  чейки 29.

Ф о р м у л а и 3 о б р е т е н и  

Измеритель однократных временных иитервалов , содержащий временные селекторы, первые входы которых объединены со входом устройства, двухразр дные вспомогательные

счетчики, основной и уточн ющий счетчики, сравнивающее устройство, входами соединенное с выходами всиомогательиых счетчиков, а через временные селекторы с щинами ввода фазосдвинутых иоследовательиостей счетных

имиульсов, отличающийс  тем, что, с целью иовышени  быстродействи  и иадежиости , в него введены схемы совнадений, инвертор , формирователь тактов, схема ИЛИ, шифратор, причем выходы сравнивающего

устройства соедииены со входами нервой схемы совпадений и щифратора, выход иервой схемы совиадений соединен со входами инвертора и второй схемы совпадений, второй вход которой соединен с первым выходом

формировател  тактов, входом соединенного со входом устройства, второй выход формировател  тактов соединен с управл ющим входом шифратора, первый выход которого соединен со счетным входом первой  чейки уточн ющего счетчика, а второй - с установочным входом второй  чейки уточн ющего счетчика , установочный вход первой  чейки уточн ющего счетчика,-с выходом третьей схемы совпадений, входами соединенной с выходом

инвертора и иервым выходом формировател  тактов, выход второй схемы совиадений через схему ИЛИ соединен со счетным входом иервой  чейки основного счетчика, выходами нервых двух  чеек соединенного со сравнивающим устройством, а второй вход схемы ИЛИ соединен с выходом одного из временных селекторов . 7