SU553754A1 - Устройство дл синхронизации псевдослучайных сигналов - Google Patents

Description

через сумматор 2 подключены к входному коммутатору 3, включенному между входами регистра 1 сдвига и сумматора 2, и к входу основного счетчика 4 через элемент ИЛИ- НЕ 5, на управл ющий вход которого подан соответствующий сигнал, дополнительный счетчик 6, инвертор 7, и элементы И и ИЛИ 8 н 9, при этом выход сумматора 2 через последовательно соединенные элемент И 8, управл ющий вход которого соединен с управл ющим входом элемента ИЛИ-НЕ 5 через инвертор 7, дополнительный счетчик 6 подключен к инвертирующему входу регистра 1 сдвига и к одному из входов элемента ИЛИ 9, к другому входу которого подключен выход основного счетчика 4, а выход элемента ИЛИ 9 подключен к управл ющему входу входного коммутатора 3, кроме того, выход элемента ИЛИ-НЕ 5 подключен к установочному входу дополнительного счетчика 6, а выход элемента И 8 - к установочному входу основного счетчика 4, и один из контактов входного коммутатора 3 - к коррел тору 10. Устройство работает следующим образом. В исходном состо нии элементы И и ИЛИ -НЕ заперты управл ющим сигналом, переключатели входного коммутатора 3 наход тс  в верхнем положении и регистр 1 заполн етс  символами последовательности, поступающей на вход. Через п тактов, когда все  чейки регистра заполн ютс , управл ющий сигнал снимаетс . Иоступающа  из канала и записываема  в регистр 1 информаци  контролируетс  сумматором 2. Нри отсутствии ощибок во входной последовательности на выходе сумматора 2 по вл ютс  нулевые сигналы, поскольку его подключение к регистру 1 выполн етс  на основе проверочного полинома . Нусть т - максимальное рассто ние между отводами регистра 1. Тогда, через т тактов после сн ти  управл ющего сигнала все содержимое регистра 1 будет проконтролировано сумматором 2. Ири приеме без ошибок это соответствует по влению на выходе сумматора 2 подр д т нулей (при приеме пр мой последовательности) или т единиц (при приеме инвертированной последовательности ) . Единичные сигналы подсчитываютс  дополнительным счетчиком б, а нулевые основным счетчиком 4. По вление сигнала переполнени  любого из этих счетчиков 4 и 6 свидетельствует о том, что в регистре 1 находитс  неискаженный отрезок входной последовательности . Сигнал переполнени  через элемент ИЛИ 9 переводит переключатели входного коммутатора 3 в нижнее положение. При этом регистр 1 и сумматор 2 образуют опорный генератор и начинаетс  проверка правильности синхронизации с помощью коррел тора 10.

Если входна  последовательность принимаетс  с ощибками, то счетчики 4 и б устанавливаютс  в нулевое положение сигналами с выходов элементов И и ИЛИ-НЕ 8 и 5 и ввод

символов продолжаетс  до тех пор, пока не будет получено подр д т или т единиц . Норог счетчиков 4 и 6 может быть сделан больше, чем т, при этом некоторые или все символы будут проконтролированы сумматором 2 более одного раза.

Если принимаетс  инвертированна  последовательность , то содержимое регистра I при переводе его в режим опорного генератора необходимо инвертировать. Это делаетс  путем подачи на его инвертирующий вход сигнала переполнени  дополнительного счетчика 6.

Предлагаемое устройство позвол ет обеспечить синхронизацию при приеме инверсномодулированных последовательностей простыми техническими средствами.

Claims (2)

1.Авторское свидетельство СССР Я 486481, кл. Н 04L 7/08, 1974.

2.Авторское свидетельство СССР №488353, кл. Н 04L 7/08, G 06F 15/36, 1973.

Г--I

ТР