SU552707A1 - Рещающее устройство - Google Patents

Description

первого коммутатора, а втора  лини  задержки включена между выходом второго детектора и вторым входом второго коммутатора.

На чертеже приведена структурна  электрическа  схема предложенного устройства.

Решающее устройство содержит анализатор 1 входного сигнала, первый выход которого через первый детектор 2 соединен с первым входом блока сравнени  3, второй выход через второй детектор 4 соединен с вторым входом блока сравнени  3, первый коммутатор 5, соединенный через первый интегратор 6 с первым входом сумматора 7, и второй коммутатор 8, соединенный через второй интегратор 9 с вторым входом сумматора 7, две лини-и задержки 10, И, два блока 12, 13 контрол  длительности превышений и триггер 14. Первый выход блока сравнени  3 через первый блок 12 контрол  длительности превышений соединен с первым входом триггера 14, второй выход блока сравнени  3 через второй блок 13 контрол  длительности превышений соединен с вторым входом триггера 14, первый выход которого соединен с первым входом первого коммутатора 5, а второй выход - с первым входом второго коммутатора. 8. Перва  ЛЗ 10 включена между выходом первого детектора 2 и вторым входом первого коммутатора 5, а втора  ЛЗ И - между выходом второго детектора 4 к вторым входом коммутатора 8.

Устройство работает следуюш,им образом.

С выхода анализатора 1 разделенные сигналы поступают на детекторы 2 и 4, с выходов которых видеосигналы поступают на блок сравнени  и через ЛЗ 10 и 11 -на коммутаторы 5 и 8. Блок сравнени  формирует импульсы, соответствуюш ,ие времени превышени  одного сигнала над другим. Блок 12 или 13 выдает импульс в том случае, если длительность импульса на его входе больше определенной эталонной величины. Выходные импульсы блоков 12 и 13 отсто т от передних фронтов их входных импульсов на величину эталонного времени . Триггер 14 переходит из одного состо ни  в другое в том случае, когда один из сигналов на выходах детекторов 2, 4 превышает другой на врем , большее эталонно-го. Если врем  превышени  одним сигналом другого

меньше эталонного, на триггер 14 поступает импульс, подтверждаюш,ий его состо ние. Выходные импульсы триггера 14 управл ют коммутаторами 5 и 8. ЛЗ 10, 11 служат дл  согласовани  во времени сигналов на входах коммутаторов 5, 8. На входы интеграторов 6, 9 сигналы поступают поочередно. Устройство производит автовыбор сигналов но мгновенным значени м их огибаюш,их с учетом времени превышени  одного сигнала над другим. Значение эталонного времени блоков 12, 13, врем  задержки ЛЗ 10, 11 выбираютс  в пределах времени автокоррел ции помех на выходах детекторов 2, 4.

Предложенное устройство уменьшает веро тность прин ти  ошибочного решени  о наличии или отсутствии сигнала.

Claims (1)

1. Формула изобретени 

   Решающее устройство, содержащее анализатор входного сигнала, первый выход которого через первый детектор соединен с первым входом блока сравнени , второй выход через второй детектор соединен с вторым входом

   блока сравнени , первый коммутатор, соединенный через первый интегратор с первым входом сумматора, и второй коммутатор соединенный через второй интегратор с вторым входом сумматора, отличающеес  тем,

   что, с целью снижени  веро тности ошибки при приеме частотно-фазоманипулированных сигналов, введены две линии задержки, два блока контрол  длительности превышений и триггер, при этом первый выход блока сравнени  через первый блок контрол  длительности превышений соединен с-первым входом триггера, второй выход блока сравнени  через второй блок контрол  длительности превышений соединен с вторым входом триггера,

   первый выход которого соединен с первым входом первого коммутатора, второй выход соединен с первым входом второго коммутатора , перва  лини  задержки включена между выходом первого детектора и вторым входом первого коммутатора, а втора  лини  задерлски включена между выходом второго детектора и вторым входом второго коммутатора .

   ;a-