SU786043A1

SU786043A1 - Устройство дл приема импульсных сигналов

Info

Publication number: SU786043A1
Application number: SU782676971A
Authority: SU
Inventors: Владимир Георгиевич Ивановский; Виктор Алексеевич Нилов; Тигран Арменакович Оганов
Original assignee: Войсковая Часть 25840
Priority date: 1978-10-18
Filing date: 1978-10-18
Publication date: 1980-12-07

Description

(54) УСТРОЙСТВО ДЛЯ ПРИЕМА ИМПУЛЬСНЫХ СИГНАЛОВ

1

Изобретение относитс к радиотехинке и может быть использовано в устройствах асинхронного приема кодированных импульсных последовательностей в системах передачи дискретной информации, радиолокации, радиоуправлени .

Известно устройство дл приема импульсных сигналов,содержащее последовательно соединенные входной решающий блок и блок задержки, выходы которого подключены ко входам первого сумматора, выход которого соединен с первым входом блока сравнени ,выход которого через генератор импульсов подключен ко входу выходного решающего блока J .

Однако известное устройство имеет нфкую помехоустойчивость.

Цель изобретени - повышение помехоустойчивости .

Дли этого в устройство дл приема импульсных сигналов, содержащее последовательно соединенные входной решаквдий блок и блок эгщержки, выходы которого подключены ко входам первого сумматора, выход которого соединен с первым входом блока сравИени , выход которого через генератор .импульсов подключен ко входу выходно о решающего блока, введены второй и третий сумматоры, два умножител , квадратор, два интегратора, делитель , вычислительный блок и усилитель

5 сигналов, выход которого подключен к первому входу второго сумматора и входу первого интегратора, выход которого через делитель соединен со вторым входом второго сумматора и

0 входом первого умножител , выход KOTdporo подключен кпервому входу третьего сумматора, второй вход которого соединен с.выходом второго умножител , ко входу которого подключен

15 выход вычислительного блока, вход которого соединен с выходом второго интегратора, ко входу которого подключен выход квадратора, вход которого соединен с выходом второго сум20 матера, при этом выход входного решакедего блока, и дополнительный выход блока задержки соединены со входами усилител , а выход третьего сумматора подключен ко второму входу

25 блока сравнени .

На чертеже изображена структурна , электрическа схема предложенного устройства.

Предложенное устройство содержит

0 входной решающий блок 1, блок 2 задержки , первый сумматор 3, усилитель 4 сигналбв, первый интегратор 5, делитель б, второй сумматор 7, блок 8 сравнени , первый умножитель 9,квадратор 10, генератор 11 импульсов,выходной решающий блок 12, второй интегратор 13, делитель 14, второй умножитель 15, третий сумматор 16.

Предложенное устройство работает следующим образом.

Входной решающий блок 1 осуществл ет усиление и селекцию сигналов ч вьщает огибающую напр жени входного процесса на вход блока 2 и на первый вход усилител 4.

Входное напр жение U(t) поступает на блок 2, где задерживаетс на врем , равное длительности импульсной последовательности Т Положение отводов блока 2 соответствует расположению импульсой в пачке. Первый сумматор 3 выдает текущие значени напр жени суммы с отводов блока 2 на первый вход блока 8.

Одновременно с поступлением на блок 2 входное напр жение U(t) поступает на первый вход усилител 4 и/ пройд блок 2, с его выхода на второй вход усилител 4. На выходе усилител 4 дл каждого момента времени формируетс знакопеременное напр жение 1) {t) , равное разности между мгновенными значени ми напр жени на входе блока 2 и его выходе

Un(i)iJCt)-u(t-TX

где Т - длительность

блока 2, равна длительности импульсной последовательности;

и(t) - напр жение на входе блока 2;

U(t-T) - напр жение на выходе блока 2.

Поступающее с усилител 4 напр жение интегрируетс первым интегратором 5.

На выходе интегратора 5 в каждый

формируетс знамомент времени t

may.

чение напр жени , равное ) dt. В, делителе 6 это напр жение делит с на врем Т, и с выхода делени 6 снимаетс напр жение, равное математическому ожиданию МО огибающей помех . Оно подаетс на первый умножитепь 9, где умножаетс на N - число, равное количеству импульсов импульсной последовательности, и на первый вход Bjroporo сумматора 7. Во втором сумматоре 7 напр жение, снимаемое с делител б и равное MOj, , вычитаетс из напр жени , снимаемого с первого усилител 4. Результат вычитани возводитс в квадрат в квадраторе 10, после чего интегрируетс во втором интеграторе 13. В де-i лителе 14 из результата интегрировани , поступающего из второго интегратора :3.3, извлекаетс квадратный корень.

На выходе первого интегратора 5 сформируетс напр жение, равное е TUt,(t)dt, при этом на выходе делител 14 (Ьо рми р у е т с напр жение У (t) t, которое во втором умножителе 15 умножаетс на посто нное число ,

В третьем сумматоре 16 напр жение , поступаквдее с первого умножител 9, складываетс с напр жением, поступающим со второго умножител 15, в результате чего формируетс пороговое значение напр жени U.. ,

которое снимаетс с третьего cyNwaтора 16 и поступает в блок 8, где выполн етс операци сравнени :

- при Uj.U, о ПРИ Ui, и„ор,

где U-. - напр жение, снимаемое с

первого сумматора 3. При превышении порогового уровн

блок 8 вырабатывает сигнал на запуск генератора 11, который формирует импульс стандартной формы, поступающий на вход выходного решающего блока 12 и означакиций, что импульсна последовательность прин та.

С изменением мощности или вида помех математическое ожидание flO и среднеквадратичное отклонение (J огибанадей помех измен ютс , а следовательно , измен етс и значение t/nop которое вычисл етс по ходу приема каждой импульсной последовательности , непосредственно по результатам обработки огибающей с выхода детектора при приегле именно данной импульсной последовательности в услови х воздействи именно данной помехи . Тем салвлм осуществл етс адаптаци предложенного устройства к виду и мощности помех, причем в ходе приема каждой импульсной последовательности . .

Claims

Изобретение позвол ет повысить помехоустойчивость приема импульсных сигналов. Формула изобретени Устройство дл приема импульсных сигналов, содержащее последовательно соединенные входной решающий блок и блок задержки, выходы которого подключены ко йходам первого сумматора , выход которого соединен с первым входом блока сравнени , выход которого через генератор импульсов подключен ко входу выходного -решающего блока, о т л и ч а ю ц е е с тем, что, с целью повышени , помехоустойчивости , введены второй и третий сумматоры, два умножител ,квадратор , два интегратора, делителЬ|ВЫчислительный блок и усилитель сигналов , выход которого подключен к первому входу второго сумматора и входу первого интегратора, выход которого через делитель соедине-н со вторым входом второго сумматора и входом первого умножител , выход которого подключен к первому входу третьего сумматора, второй вход которого соединен с выходом второго умножител , ко входу которого подключен выход вычислительного блока, вход которого соединен с выходом второго интегратора , ко входу которого подключен

выход квадратора, вход которого сое-динен с выходом второго сумматора, при этом выход входного решающего блока и дополнительный выход блока задержки соединены со входс1ми усилител , а выход третьего сумматора подключен ко второму входу блока сравнени .

Источкики информации, прин тые во внимание при экспертизе 1. Самсоненко С.В. Цифровые методы оптимальной обработки радиолокационных сигнгшов, М., Министерство обороны, 1968, с. 98 (прототип).

IMZ