SU546889A1 - A device for controlling the switching of the reserve - Google Patents

A device for controlling the switching of the reserve

Info

Publication number
SU546889A1
SU546889A1 SU2047942A SU2047942A SU546889A1 SU 546889 A1 SU546889 A1 SU 546889A1 SU 2047942 A SU2047942 A SU 2047942A SU 2047942 A SU2047942 A SU 2047942A SU 546889 A1 SU546889 A1 SU 546889A1
Authority
SU
USSR - Soviet Union
Prior art keywords
output
elements
input
inputs
unit
Prior art date
Application number
SU2047942A
Other languages
Russian (ru)
Inventor
Ивар Отомарович Лицит
Original Assignee
Предприятие П/Я 1736
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я 1736 filed Critical Предприятие П/Я 1736
Priority to SU2047942A priority Critical patent/SU546889A1/en
Application granted granted Critical
Publication of SU546889A1 publication Critical patent/SU546889A1/en

Links

Landscapes

  • Hardware Redundancy (AREA)

Description

1one

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано дл  построени  систем высокой надежности .The invention relates to automation and computing and can be used to build high reliability systems.

Известно резервированное по мажоритарному принцииу устройство, которое содержит резервируемых каналов, причем не менее -f-1 каналов подключены к источнику питаии  непосредственно, а остальные - через блок вы влени  неидентичной работы любого из упом нутых каналов. Однако в этом известном устройстве при отказе одного из каналов к источнику питани  подключаютс  все оставшиес  k каналы, т. е. возрастает потребление энергии от источника питани . Известно также устройство управлеии  резервированной системы, содержавшее счетчик, соединенный с дешифратором, выходы которого через элемеиты «ИЛИ подключены к переключател м питани  резервируемых блоков, а выходы последних непосредственно и через элемент «ИЛИ подключены к входам элементов несовпадени , выходы которых соедииены со входами элементов «И, вторые входы которых подсоединены к шинам питани  соответствуюш,их резервируемых блоков, а выходы через элемент «ИЛИ подсоединены к счетчику. Это известное устройство характеризуетс  возможностью блокировки переключени  блоков при включенииThe device, which is reserved by the majority, is known, which contains redundant channels, with at least -f-1 channels connected to the power source directly, and the rest through a block detecting non-identical operation of any of the mentioned channels. However, in this known device, if one of the channels fails, all remaining k channels are connected to the power supply, i.e., the power consumption from the power supply increases. It is also known that the control unit of the redundant system contained a counter connected to the decoder, the outputs of which through the elements OR connected to the power switches of the reserved blocks, and the outputs of the latter directly and through the element OR connected to the inputs of the difference elements, the outputs of which are connected to the inputs of the elements And, the second inputs of which are connected to the power buses of the corresponding, their redundant blocks, and the outputs through the element OR are connected to the counter. This known device is characterized by the ability to block block switching when turned on.

пары неисправных блоков, имеюших одинаковые выходные сигналы; такой случай может иметь место в процессе попска пары исиравных блоков, в результате чего выходной снгнал системы определ етс  неисправными блоками , что приводит к отказу резервированной системы.pairs of faulty blocks that have the same output signals; such a case may occur in the pop-up process of a pair of normal blocks, as a result of which the output of the system is determined by the faulty blocks, which leads to the failure of the redundant system.

Цель изобретени  - повышение надежности устройства, а также более полное использование резерва - обеспечение работоспособности резервированной системы при наличии в последней хот  бы двух исправных блоков. В описываемом устройстве это достигаетс  тем, что в нем, кроме счетчика, соединенногоThe purpose of the invention is to increase the reliability of the device, as well as a more complete use of the reserve - to ensure the operability of the redundant system if at least two serviceable units are in the latter. In the described device, this is achieved by the fact that in it, besides the counter connected

через дешифратор с переключател ми питани  п резервируемых блоков, выходы которых непосредственно и через первый элемент «ИЛИ подключены к входам элементов несовпадени , выходы которых соединены сthrough a decoder with power switches and n redundant blocks, the outputs of which are directly and through the first element OR are connected to the inputs of the mismatch elements, the outputs of which are connected to

первыми входами первых двухвходовых элементов «И, вторые входы которЪ1х соединены с шинами питани  соответствуюших резервируемых блоков, а выходы - с входами второго элемента «ИЛИ, дополнительно установлены генератор импульсов, элемент задержки , третий элемент «ИЛИ, два элемента «ИЛИ-НЕ 2« элементов пам ти, элементов «НЕ, двухвходовых элементов «И, 2д-|-1 трехвходовых элементов «И,the first inputs of the first two-input “I” elements, the second inputs of which are connected to the power busses of the corresponding redundant blocks, and the outputs — to the inputs of the second element “OR, additionally, a pulse generator, a delay element, a third element“ OR, two elements “OR-NO 2” elements of memory, elements "NOT, two-input elements" AND, 2d- | -1 three-input elements "AND,

причем выход второго элемента «ИЛИ соедпнеи со входом элемента «НЕ и с первыми входами п трехвходовых элементов «И, вторые входы которых соединены с шинами иитани  соответствующих резервируемых блоков , а третьи входы - с выходом иервого элемента «Р1ЛИ-НЕ и с одним из входов третьего элемента «ИЛИ, другие входы которого соединены с выходами вторых п двухвходовых элементов «И, выход элемента «НЕ соединен с иервым входом трехвходового элемента «И, второй вход которого соединен с выходом третьего элемента «ИЛИ, третш вход - с выходом второго элемента «ИЛИНЕ , а выход соединен со входом элемента задержки и с иервыми входами вторых п трехвходовых элементов «И, вторые входы которых соединены с выходами соответствуюпдих элементов «НЕ, входы которых соедниены с шинами иитанн  соответетвуюгцих резервируемых блоков, а третьи входы - с выходами соответствуюш их первых п элементов пам ти и иервыми входами соответетвуюгцих вторых /X двухвходовых элементов «И, вторые входы которых соединены с шинами нитанн  соответствующих резервируемых блоков , а также с входами первого элемента «Р1ЛИ-НЕ, а выходы вторых п трехвходовых элементов «PI соединены с информационными входами соответствующих вторых п элементов пам ти, выходы которых соединены с первыми входами соответствующих третьих п двухвходовых элементов «И, вторые входы которых соединены с шинами нитани  соответствующих резервируемых блоков, а выходы- с входами второго элемента «ИЛИИЕ , выход элемента задержки соединен с входами установки исходного состо ни  соответствующих первых   элементов пам ти, информационные входы которых соединены е выходами соответствующих вторых п трехвходовых элементов «И, и с входом элемента «НЕ, выход которого соединен с первым входом двухвходового элемента «И, второй вход которого соединен е выходом генератора импульсов, а выход - е входом счетчика. На чертеже приведена блок-схема описываемого устройства дл  резервированной системы , состо щей нз двух рабочих и двух резервных блоков. Блоки 1, 2, 3 и 4 резервируемой системы соединены с устройством дл  управлени  переключением резерва, которое содержит элемент «ИЛИ 5, элементы 6, 7, 8 и 9 несовпадени , элементы «И 10, 11, 12 и 13, элементы «ИЛИ 14, счетчик 15, дешифратор 16, элементы «ИЛИ 17, 18, 19 и 20, переключатели питани  21, 22, 23 и 24, вход 25, резервированной системый, выход 26 резервированной системы, элемент «НЕ 27, элемент «И 28, элемент «НЕ 29, элемент «И 30, генератор импульсов 31, элементы «И 32, 33, 34 и 35, элементы пам ти 36, 37, 38 и 39, элемент «ИЛИ-НЕ 40, элементы «И 41, 42, 43 и 44, элемент «ИЛИ 45, элементы «НЕ 46, 47, 48 и 49, элементы «И 50, 51, 52 и 53, элементы иам ти 54, 55, 56 и 57, элемеит задержки 58, элементы «И 59, 60, 61 и 62, элемеит «ИЛМНЕ (33, входы 64, 65, 66. п 67 сброса элементов пам ти 54, 55, 56 и 57. Сигналы с блоков 1, 2, 3 и 4 резервированной системы поступают на элемент «ИЛИ 5 и на первые входы элементов несовнадени  6, 7, 8 и 9, вторые входы которых соединены с выходом 26 системы. Сигналы несовпадени  с выходов элементов 6, 7, 8 и 9 поступают на первые входы элементов «И 10, 11, 12 и 13, вторые входы которых соединены с шинами питани  соответствующих блоков 1-4. Сигпалы песовиадени  с выходов элементов «И 10-13 поступают на элемент «ИЛИ 14, с выхода которого, во-первых, на вход элемента «НЕ 27, во-вторых, на входы элементов «И 32, 33, 34 и 35, вторые входы которых соединены с шипами питани  соответствующих резервируемых блоков, а третьи входы - с выходом элеме 1та «ИЛИ-НЕ 40. С выхода элемента «НЕ 27 сигнал поступает па вход элемента «И 28, на второй вход которого поступает сигнал е выхода элемента «ИЛИ 45, а на третий вход - с выхода элемента «ИЛИ-НЕ 63. С выхода элемента «И 28 сигнал поступает, во-первых, па вход элемента задержки 58, вовторых , на входы элементов «И 50, 51, 52 и 53, па вторые входы которых поступают сигналы с выходов элементов «НЕ, входы которых соедииепы с шинами питани  соответствующих резервируемых блоков, а на третьи входы - с выходов элементов иам ти 36, 37, 38 и 39, которые , кро.ме того, поступают на входы элемента «ИЛИ-НЕ 40 и на входы элементов «И 41, 42, 43 и 44, вторые входы которых соединены с шинами питани  соответствующих резервируемых блоков. На входы элемента «Р1ЛИ 45 поступают сигналы с выхода элемента «ИЛИ-НЕ 40 и элементов «И 41,42,43 и 44. С выходов элементов «И 50, 51, 52 и 53 сигналы поступают на информационные входы элементов пам ти 54, 55, 56 и 57, фиксирующих неисправный блок, с выходов которых сигналы поступают на входы элементов «И 59, 60, 61 и 62, вторые входы которых соединены с шинами питани  соответствующпх резервируемых блоков, а выходы - с в.ходами эле.мента «ИЛИ-НЕ 63. С выхода элемента задержки 58 сигнал поступает, во-первых, на входы установки исходного состо ни  элементов пам ти 36, 37, 38 и 39, на информационные входы которых поступают сигналы с выходов элементов «И 32, 33, 34 и 35, во-вторых, на вход элемента «НЕ 29. С выхода элемента «НЕ 29 сигнал поступает на вход элемента «И 30, на второй вход которого поступают импульсы с выхода генератора импульсов 31. С выхода элемента «И 30 сигнал поступает на вход счетчика 15. Счетчик 15 соединен с ешифратором 16, который выдает сигналы б отказах резервируемых блоков на шины, правл ющие через элементы «ИЛИ 17, 18, 19 и 20 иерек.иочател ми питани , которые в ависи.мост от состо ни  счетчика 15 подаютmoreover, the output of the second element “OR connection to the input of the element“ NOT and to the first inputs n of the three-input elements “AND, the second inputs of which are connected to the tires and the corresponding retractable blocks, and the third inputs to the output of the first element“ P1LI-NOT and to one of the inputs the third element “OR, the other inputs of which are connected to the outputs of the second n two-input elements“ AND, the output of the element “is NOT connected to the IR input of the three-input element“ AND, the second input of which is connected to the output of the third element “OR, the third input - with the output About the element “ILINE, and the output is connected to the input of the delay element and with the input inputs of the second and three-input elements“ AND, the second inputs of which are connected to the outputs of the corresponding elements “NOT, the inputs of which are connected to buses of the corresponding redundant blocks, and the third inputs - with the outputs their first n memory elements and the wired inputs of the corresponding second / X two-input elements "And, the second inputs of which are connected to the tires of the nitann of the corresponding redundant blocks, as well as to the inputs of the first element "P1LI-NOT, and the outputs of the second n three-input elements" PI are connected to the information inputs of the corresponding second n memory elements, the outputs of which are connected to the first inputs of the corresponding third n two-input elements "And, the second inputs of which are connected to the thread lines of the corresponding redundant blocks, and the outputs — with the inputs of the second element — ORI; the output of the delay element is connected to the installation inputs of the initial state of the corresponding first memory elements, whose information inputs are connected by the outputs, respectively The second and second three-input elements “And, and with the input of the element“ NOT, the output of which is connected to the first input of the two-input element “And, the second input of which is connected to the output of the pulse generator, and the output to the input of the counter. The drawing shows a block diagram of the described device for a redundant system consisting of two operational and two redundant units. Blocks 1, 2, 3, and 4 of the redundant system are connected to a device for controlling the switching of the reserve, which contains the element "OR 5, the elements 6, 7, 8 and 9 mismatches, the elements" AND 10, 11, 12 and 13, the elements "OR 14 , counter 15, decoder 16, elements "OR 17, 18, 19 and 20, power switches 21, 22, 23 and 24, input 25, redundant system, output 26 of the redundant system, element" NOT 27, element "And 28, element “NOT 29, element“ AND 30, pulse generator 31, elements “AND 32, 33, 34 and 35, memory elements 36, 37, 38 and 39, element“ OR-NOT 40, elements “And 41, 42, 43 and 44, the element “OR 45, the elements“ NOT 46, 47, 48, and 49, elements “And 50, 51, 52, and 53, elements iam ti 54, 55, 56, and 57, delay element 58, elements“ And 59, 60, 61 and 62, element “ILMNE (33 , inputs 64, 65, 66. Paragraph 67 of resetting memory elements 54, 55, 56 and 57. The signals from blocks 1, 2, 3 and 4 of the redundant system are sent to the element OR 5 and to the first inputs of the elements of mismatch 6, 7, 8 and 9, the second inputs of which are connected to the output 26 of the system. Mismatch signals from the outputs of elements 6, 7, 8, and 9 are fed to the first inputs of the elements 10, 11, 12, and 13, the second inputs of which are connected to the power buses of the respective blocks 1-4. Sigpaly pesoviadeni from the outputs of the elements “AND 10-13 go to the element“ OR 14, from the output of which, firstly, to the input of the element “NOT 27, secondly, to the inputs of the elements“ And 32, 33, 34 and 35, the second the inputs of which are connected to the power supply spikes of the corresponding redundant blocks, and the third inputs are connected to the output of the 1TA element "OR-NOT 40. From the output of the element" NOT 27 the signal goes to the input of the element "E 28, to the second input of which the signal e comes 45, and to the third input - from the output of the element “OR-NOT 63. From the output of the element“ AND 28, the signal arrives, first, on the input element and delays 58, secondly, to the inputs of the elements “And 50, 51, 52 and 53, the second inputs of which receive signals from the outputs of the elements NOT, the inputs of which connect with the power busses of the corresponding redundant blocks, and to the third inputs from the outputs of the elements Iam These are 36, 37, 38, and 39, which, moreover, are fed to the inputs of the element "OR-NOT 40 and to the inputs of the elements" And 41, 42, 43 and 44, the second inputs of which are connected to the power buses of the corresponding redundant blocks. The inputs of the P1LI 45 element receive signals from the output of the OR-NOT 40 element and the And 41,42,43 and 44 elements. From the outputs of the And 50, 51, 52 and 53 elements, the signals go to the information inputs of the memory elements 54, 55, 56 and 57, fixing the faulty block, from the outputs of which the signals go to the inputs of the elements And 59, 60, 61 and 62, the second inputs of which are connected to the power buses of the corresponding redundant blocks, and the outputs to the cells of the elements " OR NOT 63. From the output of the delay element 58, the signal arrives, first, at the inputs for setting the initial state of the memory elements 36, 37, 3 8 and 39, the information inputs of which receive signals from the outputs of the elements “And 32, 33, 34 and 35, secondly, to the input of the element“ NOT 29. From the output of the element “NOT 29, the signal goes to the input of the element“ And 30, to the second input of which receives pulses from the output of the pulse generator 31. From the output of the element "And 30, the signal arrives at the input of the counter 15. Counter 15 is connected to the decoder 16, which outputs signals to failures of the redundant blocks to the buses, driving through the elements" OR 17, 18 , 19 and 20 ireks of power supplies, which are served in the automatic bridge from the state of the counter 15

питание на те или иные попарные комбинации блоков 1, 2, 3 и 4, например 1 и 2, 1 и 3, 1 н 4,feeding on certain pairwise combinations of blocks 1, 2, 3 and 4, for example, 1 and 2, 1 and 3, 1 n 4,

2и 3, 2 и 4, 3 и 4.2 and 3, 2 and 4, 3 and 4.

В начальный момент элементы иам тн 36- 39 и 54-57 приведены в исходное состо ние и выдают на выходах нули, вследствие чего выходные сигналы элементов «И 41-44, 50- 53 и 59-62 равнынулю, а выходные сигналы элементов «ИЛИ-НЕ 40 н 63, а также элемента «ИЛИ 45 равны единице. Пусть в начальный момент счетчик 15 находитс  в состо нии , при котором дешифратор 16 выдает сигнал по шине, соединенной с элементами «ИЛИ 17 и 18. Так как на остальных шинах депшфратора 16 сигналы отсутствуют, то выходные сигналы имеютс  только на входах элементов «ИЛИ 17 и 18, и переключатели питани  21 и 22 подают напр жение питани  на резервируемые блоки 1 и 2; при этом выдаетс  разрешение прохождени  сигнала несовпадени  (единицы) через элементы «И 10 и 11, а элементы 12 и 13 обесточенных блоковAt the initial moment, the elements iam 36-39 and 54-57 are returned to the initial state and give zeroes on the outputs, as a result of which the output signals of the elements “AND 41-44, 50-53 and 59-62 are equal to zero, and the output signals of the elements“ OR -NE 40 n 63, as well as the element “OR 45 are equal to one. Let at the initial moment the counter 15 is in a state in which the decoder 16 outputs a signal on the bus connected to the OR 17 and 18. As there are no signals on the other buses of the 16, the output signals are only on the inputs of the OR 17 elements and 18, and the power switches 21 and 22 apply the supply voltage to the redundant units 1 and 2; this gives permission to pass the mismatch signal (one) through the elements And 10 and 11, and the elements 12 and 13 of the de-energized blocks

3и 4 выдают на выходе сигналы, равные пулю. Блоки и 2 в соответствии с входным сигналом и логикой своей работы выдают выходные ст гналы , равные нулю или единице; при исправиом элементе «ИЛИ 5 сигналы на входах элементов 6 и 7 совпадают, выходные сигналы элементов «И 10 и 11 и «ИЛИ 14 также равны нулю, вследствие чего равны нулю выходные снгналы элементов «И 32, 33, 34 и 35, а выходной сигнал элемента «НЕ 27, а также элемента «И 28 и элемента задержки 58 равен единице. Выходной сигнал элементов «НЕ 29 и «И 30 равен нулю, и счетчик 15 сохран ет свое состо ние; в итоге остаютс  включенными блоки 1 и 2.3 and 4 output signals equal to a bullet. Blocks and 2, in accordance with the input signal and the logic of their work, give output lines equal to zero or one; when correcting the element “OR 5, the signals at the inputs of elements 6 and 7 are the same, the output signals of the elements“ AND 10 and 11 and “OR 14 are also zero, as a result of which the output parameters of the elements“ AND 32, 33, 34 and 35 are equal, and the output the signal element "NOT 27, as well as the element" And 28 and the delay element 58 is equal to one. The output of the elements "NOT 29 and" AND 30 is zero, and the counter 15 maintains its state; as a result, blocks 1 and 2 remain on.

Пусть вследствие неисиравности, например, блока 2, последний выдает «ложную единицу, а блок 1 - нуль. В этом случае сигнал на выходе элемента «НЛИ 5 равен единице, сигнал на выходе элемента несовпадени  6 равен единице, а на элементе 7 - нулю, что приводит к по влению единицы на выходе элементов «И 10 и «ИЛИ 14, а также элементов «И 32 и 33. На выходе элелгента «НЕ 27 по вл етс  нуль, что приводит к по влению нулевого сигнала на выходе элемента «И 28 и элемента задержки 58.Let, as a result of non-imbalance, for example, block 2, the latter gives “a false unit, and block 1 - zero. In this case, the signal at the output of the element "NLI 5 is equal to one, the signal at the output of the mismatch element 6 is equal to one, and at element 7 - zero, which leads to the appearance of the unit at the output of the elements" And 10 and "OR 14, as well as the elements" Both 32 and 33. At the output of the elongator "NOT 27, a zero appears, which leads to the appearance of a zero signal at the output of the element" And 28 and the delay element 58.

Таким образом, с входов установки исходного состо ни  элементов пам ти 36-39 снимаютс  единичные сигналы гашени , в результате чего срабатывают элементы пам ти 36 и 37, на информационные входы которых поступают единицы с выходов элементов «И 32 и 33, и выдают Hl своих выходах единицы, что приводит к по влению нулевого сигнала на выходе элемента «ИЛИ-НЕ 40. На выходе элемента «НЕ 29 по вл етс  единичный сигнал , который открывает элемент «И 30 дл  прохождени  на счетчик 15 импульса с выхода генератора импульсов 31. Счетчик 15 переходит в следуюш,ее состо ние, при котором напр жение питани  поступает на другие комбинации блоков (в рассматриваемом случае-Thus, single blanking signals are removed from the inputs of the installation of the initial state of the memory elements 36-39, as a result of which the memory elements 36 and 37 are triggered, the information inputs of which receive units from the outputs of the elements 32 and 33, and give out their own the unit outputs, which leads to the appearance of a zero signal at the output of the element "OR-NOT 40. At the output of the element" NOT 29, a single signal appears, which opens the element "AND 30 to pass to the counter 15 a pulse from the output of the pulse generator 31. The counter 15 goes to the next one, its status In this case, the supply voltage is applied to other combinations of units (in this case,

на блоки I и 3). Так как блоки 1 и 3 исправны , то сигналы на выходах элементов несовпадени  6 и 8, а также элементов «И 10 и 12 или «11Л1Ъ 14 равиьт нулю. Сигнал на выходе эле 1епта «НЕ 27 становитс  равен единице . Сигнал на выходе элеме гга «ИЛИ 45 при нулевом сшиале на выходе элемента «ИЛИНЕ 40 определ етс  выходными сигналами элементов «И 41-44 и рапен единице, когдаon blocks I and 3). Since blocks 1 and 3 are intact, the signals at the outputs of the mismatch elements 6 and 8, as well as the elements "And 10 and 12 or" 11Л1Ъ 14, are zero. The signal at the output of the 1ept NOT 27 becomes equal to one. The signal at the output of the element gga "OR 45 at zero spiale at the output of the element" LINE 40 is determined by the output signals of the elements "AND 41-44 and rapene unit, when

по вл етс  единичный сигнал на выходе одного из них, что имеет место тогда и только тогда , когда в новую комбинацию включенных блоков входит один из блоков той комбинации , с которой началось переключение, В рассматриваемом случае в новую комбинацию включеииых блоков 1 и 3 входит блок 1, относ и ,ийс  к ьюмбшации 1 и 2, зафиксированной элементами пам ти 36 и 37, с которой началось переключение, что регистрируетс  элементом «И 41, на оди1 вход которого поступает единила с выхода элемента пам ти 36, а на втором вход - по шине питани  включенного блока 1, в результате на выходе элементов «И 41, «ИЛИ 45 и «И 28 ио вл етс A single signal appears at the output of one of them, which occurs if and only if the new combination of included blocks includes one of the blocks of the combination with which the switching began. In the case under consideration, the new combination of included blocks 1 and 3 includes the block 1, relate to ICM 1 and 2, fixed by memory elements 36 and 37, with which the switching began, which is recorded by the element AND 41, on one of which the input is fed one from the output of memory element 36, and on the second input - on the power supply bus included 1 and, as a result of the output elements "and 41 'and OR 45' and 28 is io

единииа, при этом по вл етс  единица н на выходе элемента «И 51, так как на один из его входов поступает единица с выхода элемента «И 28, на второй вход - единица с выхода элемента пам ти 37, а на третийunit, and a unit n appears at the output of the element AND 51, since one of its inputs receives a unit from the output of the element AND 28, the second input is a unit from the output of the memory element 37, and the third

ВХ0.1 - единица с выхода элемента «НЕ 47, на вход которого поступает нулевой сигнал по шине питани  отключеиого блока 2. В результате срабатывает элемент пам ти 55, фиксирующий неиснравный блок 2. На выходе элемента задержки 58 через врем , необходимое дл  срабатывани  элемента пам ти, тоже по вл етс  единичный сигнал, который, во-первых, осуществл ет сброс элементов пам ти 36 и 37, что приводит к ио рлению единицы на выходе элемента «ИЛИ-НЕ 40, во-вторых, вызывает по вление на выходе элемента «НЕ 29 нулевого сигнала, который запрещает прохождение через элемент «И 30 и пyльcoв с генератораBX0.1 is the unit from the output of the NOT 47 element, which receives a zero signal via the power supply bus of the disconnecting unit 2. As a result, the memory element 55 is activated, fixing the un-equalized unit 2. At the output of the delay element 58, the time required for the element to operate memory, there also appears a single signal, which, firstly, resets the memory elements 36 and 37, which leads to the unification of the unit at the output of the element "OR NOT 40, secondly, it causes the appearance of element "NOT 29 zero signal, which prohibits the passage of e through the element "And 30 and powder from the generator

импульсов 31 па счетчик 15, и последний сохран ет состо ние; в итоге остаютс  включеиН1ТМИ блоки 1 и 3.pulses 31 pa counter 15, and the latter saves the state; in the end, H1TMI blocks 1 and 3 remain on.

Пусть через некоторое врем  вследствие неисправности, например, блока 3, последнийLet after some time due to a malfunction, for example, block 3, the last

выдает «ложный ну,ть, а блок 1 - единицу, В этом сллчае сигнал на выходе элемента «ИЛИ 5 равен единице, сигнал на выходе элемента несовпадени  6 равен нулю, а на элементе 8 - единице, что приводит к по влению единниы ип выходе элементов «И 12 и «ИЛИ 14. а также элементов «И 32 н 33. На выходе элe eнтoг. «НЕ 27 и «И 28, а также элемента залсржктт 58 по вл етс  пуль, срабатыпают эле генты пам ти 36 н 38, на инфорациоииыс входы которых поступают едииицы выходов элементов «И 32 и 33, и выдают на поих выходах единицы, что приводит к по в .-тгю нулевого сигнала на выходе элемента-1-1ЛИ-НЕ 40. На выходе элемента «НЕ 29gives "false well, th, and block 1 - unit. In this case, the signal at the output of the element" OR 5 is equal to one, the signal at the output of the mismatch element 6 is zero, and at element 8 - one, which leads to the appearance of a single type elements “And 12 and“ OR 14. as well as elements “And 32 and 33. 33. At the output of the electronic. “NOT 27 and“ And 28, as well as the item 58), bullets appear, memory elements 36 and 38 are triggered, and the information on the inputs of which are received by the outputs of the elements “And 32 and 33, and given to them on the outputs of the unit, which leads to the in. -yr of the zero signal at the output of the element-1-1LI-NOT 40. At the output of the element "NOT 29

Claims (2)

по вл етс  единица, котора  открывает элемент «И 30 дл  прохождени  на счетчик 15 импульса с выхода генератора импульсов 31. Счетчик 15 переходит в следующее состо ние, при котором напр жение питани  поступает на другие комбинации блоков (в рассматриваемом случае - на блоки 1 и 4). Так как блоки 1 и 4 исправны, то сигналы на выходах элементов несовпадени  6 и 9, а также элементов «И 10 и 13 и «ИЛИ 14 равны нулю. Сигнал на выходе элемента «НЕ 27 становитс  равен единице. На выходе элемента «ИЛИ 45 тоже сохран етс  единица, так как равен единице сигнал на выходе элемента «И 41, на один вход которого поступает единица с выхода элемента пам ти 36, а на второй вход - единица по гнине питани  блока 1. В результате по вл етс  единица на выходе элемента «И 28, а также элемента «И 52, на второй вход которого поступает единица с выхода элемента пам ти 38, а на третий вход-единица с выхода элемента «НЕ 48, на вход которого поступает нулевой сигнал по шине питани  отключенного блока 3. В результате срабатывает элемент пам ти 56, фиксирующий неисправный блок 3. На выходе элемента задержки 58 по вл етс  единичный сигнал, который, во-первых , осуществл ет гашение элементов пам ти 36 и 38, что приводит к по влению единицы на выходе элемента «ИЛИ-НЕ 40, во-вторых, вызывает по вление на выходе элемента «НЕ 29 нулевого сигнала, запрещающего прохождение через элемент «И 30 импульсов с генератора импульсов 31 на счетчик 15, и последний сохран ет свое состо ние; в итоге остаютс  включенными блоки 1 и 4. Пусть удалось восстановить неисправный блок 2, тогда необходимо осуществить сброс элемента пам ти 55 по входу 65. Если во врем  ремонта отказавшего блока 3, отказывает рабочий блок 4, и на его выходе по вл етс  нзлевой сигнал, а на выходе второго рабочего блока 1 - единичный сигнал, то на выходе элемента «ИЛИ 5, сигнал оказываетс  равен единице, на выходе элемента несовпадени  6 - нулю, а на элемент 9 - единице , что приводит к по влению единицы на выходе элементов «И 13 и «ИЛИ 14, а также элементов «И 32 и 35. На выходе элемента «НЕ 27 по вл етс  нуль, что приводит к по влению нулевого сигнала на выходе элемента «И 28 и элемента задержки 58. Срабатывают элементы пам ти 36 и 39, на информационные входы которых пост)шают единицы с выходов элементов «И 32 и 35 и выдают на своих выходах единицы, что приводит к по влению нулевого сигнала на выходе элемента «ИЛИ-НЕ 40. На выходе элемента «НЕ 29 по вл етс  единица, котора  открывает элемент «И 30 дл  прохождени  на счетчик 15 импульса с выхода генератора имщ льсов 31. Счетчик 15 переходит в следующее состо ние, при котором напр жение питани  поступает на другие комбинации блоков, (в рассматриваемом случае - на блоки 2 и 3). Так как блок 3 - неисправен, и на его выходе сохран етс  улевой сигнал, в то врем  как исправный лок 2 выдает единичный сигнал, то на выхое элемента «ИЛИ 5, а также элемента неовпадени  8 и элемента «И 12 по вл етс  единица, и на выходе элемента «ИЛИ 14 соран етс  единичный сигнал, а на выходах лементов «НЕ 27, «И 28 и элемента заержки 58 - нулевой сигнал. В результате на выходе элемента «НЕ 29 сохран етс  единица , и на счетчик 15 с выхода генератора импульсов 31 через элемент «И 30 проходит следующий импзльс, от которого счетчик 15 переходит в следующее состо ние, при котором напр л ;ение питани  поступает на другие комбинации блоков (в рассматриваемом случае- на блоки 2 и 4). Так как блок 4 - неисиравеи и на его выходе сохран етс  нулевой сигнал, в то врем  как исправный блок 2 выдает единичный сигнал, то на выходе элемента «ИЛИ 5, а также элемента несовпадени  9 и элемента «И 13 по вл етс  единица, и на выходе элемента «ИЛИ 14 сохран етс  единичный сигнал, а на выходах элементов «НЕ 27, «И 28 и элемента задержки 58 - нулевой сигнал. В результате на выходе элемента «НЕ 29 сохран етс  единица, и с выхода генератора импульсов 31 через элемент «И 30 проходит следующий импульс на вход счетчика 15, после чего последний переходит в очередное состо ние, нри котором напр жение питани  поступает на другие комбинации блоков (в рассматривае1мом случае - на блоки 3 и 4). Так как оба блока 3 и 4 неисправны и выдают на своих выходах нулевые сигналы, то сигналы на выходах элементов несовпадени  8 и 9, а также элементов «И 12 и 13 и «ИЛИ 14 равны . Хот  сигнал на выходе «ИЛИ 14 равен нулю, переключение блоков не прекращаетс . Действительно, так как на выходе элемента пам ти 56, фиксирующего неисправный блок 3, - единица, то элемент «И 61 выдает на своем выходе единицу, поскольку на его второй вход поступает единица по шине питани  включенного блока 3, вследствие чего на выходе элемента «ИЛИ-НЕ 63 - нулевой сигнал, и хот  на выходе элемента «НЕ 27, а также элемента «ИЛИ 45 - единицы, на выходе элемента «И 28, а также элемента задержки 58 сохран етс  нуль. В результате на выходе элемента «НЕ 29 сохран етс  единица , разрешающа  прохождение с выхода генератора импульсов 31 через элемент «И 30 следующего импзльса на счетчик 15, и последний переходит в очередное состо ние, при котором напр жение питани  поступает на другие комбинации блоков (в рассматриваемом случае на блоки 1 и 2). Так как оба блока 1 и 2 - исправны, то сигналы на выходах элементов несовпадени  6 и 7, а также элементов «И 10 и II и «ИЛИ 14 равны нулю. Сигнал на выходе элемента «НЕ 27 становитс  равен единице. На выходе элемента «ИЛИ 45 - тоже единица, так как элемент «И 41 выдает единицу, поскольку на один вход его поступает единица с выхода элемента пам ти 36, а нз Другой вход - единица по шине питани  включенного блока 1. На выходе элемента «ИЛИНЕ 63 теперь по вл етс  единица, так как на выходе всех элементов «И 59-62 - нули. В результате по вл етс  единица на выходе элемента «И 28, а также - элемента «И 53, поскольку на его второй вход поступает единица с выхода элемента пам ти 39, а на третий вход - единица с выхода элемента «НЕ 49, так как на вход последнего поступает нулевой сигнал по шине питани  отключенного блока 4, и срабатывает элемент пам ти 57, фиксирующий неисправный блок 4. На выходе элемента задержки 58 тоже по вл етс  единица , котора , во-первых, осуществл ет сброс элементов пам ти 36 и 39 во-вторых, вызывает по вление на выходе элемента «НЕ 29 нулевого сигнала, блокирующего прохождение через элемент «И 30 импульсов с выхода генератора импульсов 31 на счетчик 15, который, таким образом, сохранит свое состо ние; в итоге остаютс  включенными блоки 1 и A unit appears, which opens the element "AND 30" for passing to the counter 15 a pulse from the output of the pulse generator 31. The counter 15 enters the next state in which the supply voltage goes to other combinations of blocks (in the considered case - blocks 1 and four). Since blocks 1 and 4 are intact, the signals at the outputs of the mismatch elements 6 and 9, as well as the elements "And 10 and 13 and" OR 14, are zero. The signal at the output of the element "NOT 27 becomes equal to one. At the output of the element OR 45, the unit is also saved, since the signal at the output of the element is AND 41, to one input of which the unit enters from the output of memory element 36, and to the second input is the unit on the power supply unit of block 1. As a result a unit appears at the output of the element "And 28, as well as the element" And 52, the second input of which receives a unit from the output of the memory element 38, and the third input is a unit from the output of the element "NOT 48, the input of which receives a zero signal via the power bus of the disabled unit 3. As a result, the memory element 56 is triggered, A flashing block 3 is malfunctioning. At the output of the delay element 58, a single signal appears, which, first, causes the blanking of memory elements 36 and 38, which leads to the appearance of a unit at the output of the element OR 40, secondly , causes the appearance at the output of the element "NOT 29 a zero signal prohibiting the passage through the element" AND 30 pulses from the pulse generator 31 to the counter 15, and the latter retains its state; as a result, blocks 1 and 4 remain enabled. Suppose that a failed block 2 was restored, then it is necessary to reset the memory element 55 to input 65. If the working block 4 fails during repair of the failed block 3, and an output signal appears at its output , and the output of the second working unit 1 is a single signal, then the output of the element "OR 5, the signal is equal to one, at the output of the mismatch element 6 — zero, and on element 9 - one, which leads to the appearance of the unit at the output of the elements” And 13 and "OR 14, as well as elements" And 32 and 35. At the exit The element "NOT 27 appears zero, which results in the appearance of a zero signal at the output of the element" And 28 and the delay element 58. The memory elements 36 and 39 are activated, the information inputs of which are supplied from the outputs of the elements "AND 32 and 35 and output units at their outputs, which results in the appearance of a zero signal at the output of the element "OR-NOT 40. At the output of the element" NOT 29, a unit appears that opens the element "AND 30 to pass to the counter 15 a pulse from the output generator property 31. Counter 15 enters the next state in which The supply voltage is supplied to other combinations of units (in this case, to blocks 2 and 3). Since block 3 is malfunctioning and at its output a HELI signal is retained, while a healthy Lock 2 generates a single signal, the output of the OR 5 element, as well as the non-coincidence element 8 and the AND 12 element appears and at the output of the OR 14 element, a single signal is formed, and at the outputs of the elements HE 27, AND 28 and the clamp element 58, a zero signal. As a result, a unit is saved at the output of the NOT 29 unit, and the counter 15 from the output of the pulse generator 31 goes through the element 30 and passes the next impoll, from which the counter 15 passes to the next state, in which the voltage goes to the others block combinations (in this case, blocks 2 and 4). Since block 4 is non-iradic and a zero signal remains at its output, while a healthy block 2 generates a single signal, the output of the OR 5 element, as well as the mismatch element 9 and the AND 13 element appears and at the output of the “OR 14” element, a single signal is saved, and at the outputs of the “NOT 27,” AND 28 elements and the delay element 58, a zero signal. As a result, at the output of the element "NOT 29, one is saved, and from the output of the pulse generator 31, through the element" 30, the next pulse passes to the input of the counter 15, after which the latter passes into the next state, at which the supply voltage goes to other combinations of blocks (in the considered case - on blocks 3 and 4). Since both blocks 3 and 4 are faulty and produce zero signals at their outputs, the signals at the outputs of the mismatch elements 8 and 9, as well as the elements "And 12 and 13 and" OR 14 are equal. Although the signal at the output of OR 14 is zero, block switching does not stop. Indeed, since the output of the memory element 56, which fixes the faulty block 3, is one, the AND 61 element outputs a unit at its output, since a unit enters its second input through the power bus of the switched on unit 3, and therefore the output of the element OR NO 63 is a zero signal, and although at the output of the element "NOT 27, as well as the element" OR 45, the units, at the output of the element "AND 28, as well as the delay element 58, zero is preserved. As a result, at the output of the element NOT 29, a unit is allowed to pass from the output of the pulse generator 31 through the element 30 of the next impuls to the counter 15, and the latter goes into the next state, in which the supply voltage goes to other combinations of blocks ( considered case on blocks 1 and 2). Since both blocks 1 and 2 are intact, the signals at the outputs of the mismatch elements 6 and 7, as well as the elements "And 10 and II and" OR 14 are zero. The signal at the output of the element "NOT 27 becomes equal to one. At the output of the element, "OR 45 is also a unit, since the element" AND 41 outputs a unit, since one input from the output of the memory element 36 goes to one input, and the other input is a unit via the power supply bus of the enabled unit 1. At the output of the element " ILINE 63 now has a one, since the output of all AND 59-62 elements is zeros. As a result, a unit appears at the output of the element "And 28, as well as the element" And 53, since its second input receives a unit from the output of the memory element 39, and to the third input - a unit from the output of the element "NOT 49, because A zero signal is fed to the input of the latter through the power supply bus of the disabled unit 4, and the memory element 57 is activated, fixing the faulty unit 4. At the output of the delay element 58, a unit also appears, which, first, resets the memory elements 36 and 39 secondly, it causes the appearance at the output of the element “NOT 29 zero signal la, blocking the passage through the element And 30 pulses from the output of the pulse generator 31 to the counter 15, which, thus, will retain its state; as a result, blocks 1 are turned on and 2. Описываемое устройство может быть использовано дл  управлени  переключени  как цифровых, так и аналоговых резервируемых блоков и позвол ет экономить расход электроэнергии на питание резервированной системы, так как работоспособность системы обеспечиваетс  при питании только двух блоков, независимо от общего числа блоков резервированной системы . При одном и том же общем числе блоков резервированной системы оно обеспечивает значительно более высокую надежность всей системы в целом, т. е. дл  обеспечени  заданной надежности резервированной системы может содержать значительно меньшее число блоков при иснользовании известных устройств дл  переключени  резерва, что существенно удешевл ет систему. Формула изобретени  Vcтpoйcтвo дл  управлени  переключением резерва, содержащее счетчик, соединенный через дешифратор с переключател ми питани  п резервируемых блоков, выходы которых непосредственно и через первый элемент «ИЛИ подключены к входам элементов несовпадени , выходы которых соединены с первыми входами первых двухвходовых элементов «И, вторые входы которых соединены с шинами питани  соответствующих резервируемых блоков, а выходы - с входами второго элемента «ИЛИ, отличающеес 2. The described device can be used to control the switching of both digital and analog redundant blocks and saves power consumption for powering the redundant system, since the system is operational with only two blocks, regardless of the total number of blocks of the redundant system. With the same total number of blocks of a redundant system, it provides a much higher reliability of the entire system, i.e., to ensure a given reliability, the redundant system may contain a much smaller number of blocks when using known devices for switching the reserve, which significantly reduces the cost of the system . The inventive device for controlling the switching of the reserve, containing a counter connected via a descriptor to the power switches of the n redundant units, the outputs of which directly and through the first element OR are connected to the inputs of the mismatch elements, the outputs of which are connected to the first inputs of the first two-input elements AND the inputs of which are connected to the power buses of the corresponding redundant blocks, and the outputs are connected to the inputs of the second element "OR, different VV 546889546889 10 тем, что, с целью повыщенн  надел-;ности устройства , оно содержит генератор импульсов, элемент задержки, третий элемент «ИЛИ два элемента «ИЛИ-НЕ 2л элементов пам ти , элементов «НЕ, двухвходовых элементов «И, 2«+1 трехвходовых элементов «И, причем выход второго элемента «ИЛИ соединен со входом элемента «НЕ и с первыми входами первых п трехвходовых элементов «И, вторые входы которых соединены с шинами питани  соответствующих резервируемых блоков, а третьи входы - с выходом первого элемента «ИЛИ-НЕ и с одним из входов третьего элемента «ИЛИ, другие входы которого соединены с выходами вторых п двухвходовых элементов «И, выход элемента «НЕ соединен с первым входом трехвходового элемента «И, второй вход которого соединен с выходом третьего элемента «ИЛИ, третий вход - с выходом второго элемента «ИЛИ-НЕ, а выход соединен со входом элемента задержки и с первыми входами вторых   трехвходовых элементов «И, вторые входы которых соединены с выходами соответствующих элементов «НЕ, входы которых соединены с щннами питани  соответствующих резервируемых блоков, а третьи входы - с выходами соответствующих первых п элементов пам ти и первыми входами соответствующих вторых п двухвходовых элементов «И, вторые входы которых соединены с тинами питани  соответствующи резервируемых блоков, а также с входами первого элемента «ИЛИ-НЕ, а выходы вторых п трехвходовых элементов «И соединены с информационными входами соответствующих вторых п элементов пам ти, входы которых соединены с первыми входами соответствующих третьих п двухвходовых элементов «И, вторые входы которых соединены с щинами питани  соответствующих резервируемых блоков, а выходы - с входами второго элемента «ИЛИ-НЕ, выход элемента задержки соединен с входами установки исходного состо ни  соответствующих первых п элементов пам ти, информационные входы которых соединены с выходами соответствующих вторых п трехвходовых элементов «И, и с входом элемента «НЕ, выход которого соединен с первым входом двухвходового элемента «И, второй вход которого соединен с выходом генератора импульсов, а выход - со входом счетчика.10 in order to increase the power of the device, it contains a pulse generator, a delay element, the third element "OR two elements" OR NOT 2 l of memory elements, elements "NOT, two-input elements" AND, 2 "+1 three-input elements "AND, and the output of the second element" OR is connected to the input of the element "NOT and to the first inputs of the first n three-input elements" AND, the second inputs of which are connected to the power buses of the corresponding redundant blocks, and the third inputs - to the output of the first element "OR- NOT with one of the inputs of the third element " LI, the other inputs of which are connected to the outputs of the second n two-input elements “AND, the output of the element“ is NOT connected to the first input of the three-input element “AND, the second input of which is connected to the output of the third element“ OR, the third input - to the output of the second element “OR NOT and the output is connected to the input of the delay element and to the first inputs of the second three-input elements "AND, the second inputs of which are connected to the outputs of the corresponding elements" NOT whose inputs are connected to the power supply of the corresponding redundant blocks, and the third inputs - from by the moves of the corresponding first n memory elements and the first inputs of the corresponding second n two-input elements "AND, the second inputs of which are connected to the power bars of the corresponding redundant blocks, as well as the inputs of the first element" OR-NOT, and the outputs of the second n three-input elements "And are connected to information inputs of the corresponding second n memory elements, the inputs of which are connected to the first inputs of the corresponding third n two-input “And elements, the second inputs of which are connected to the power supply ports of the corresponding zirviruemyh blocks, and the outputs - with the inputs of the second element "OR NOT, the output of the delay element is connected to the installation inputs of the initial state of the corresponding first n memory elements, whose information inputs are connected to the outputs of the corresponding second n three-input elements" And, and with the input of the element "NOT, the output of which is connected to the first input of the two-input element" And, the second input of which is connected to the output of the pulse generator, and the output - to the input of the counter.
SU2047942A 1974-07-30 1974-07-30 A device for controlling the switching of the reserve SU546889A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU2047942A SU546889A1 (en) 1974-07-30 1974-07-30 A device for controlling the switching of the reserve

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU2047942A SU546889A1 (en) 1974-07-30 1974-07-30 A device for controlling the switching of the reserve

Publications (1)

Publication Number Publication Date
SU546889A1 true SU546889A1 (en) 1977-02-15

Family

ID=20592265

Family Applications (1)

Application Number Title Priority Date Filing Date
SU2047942A SU546889A1 (en) 1974-07-30 1974-07-30 A device for controlling the switching of the reserve

Country Status (1)

Country Link
SU (1) SU546889A1 (en)

Similar Documents

Publication Publication Date Title
US4691126A (en) Redundant synchronous clock system
US4465942A (en) Electrical installation for triggering switching functions in motor vehicles
SU546889A1 (en) A device for controlling the switching of the reserve
SE423287B (en) SECURITY EXHAUST CIRCUIT FOR A COMPUTER
US4594681A (en) Data processing system safety output circuits
SU1734077A1 (en) Flying apparatus command link three-channel control system
RU1780170C (en) Device for automatic signal switchover
SU811264A1 (en) Device for control of switching-over si lding reserve
SU549809A1 (en) A device for controlling the switching of the reserve
SU822391A1 (en) Device for control of switching-over the reserve
SU1023685A1 (en) Redundancy digital device
SU1096768A1 (en) Multichannel device for control of change-over to stand-by facility
SU1156038A1 (en) Device for checking multichannel systems of sources of secondary power supply
SU928685A1 (en) Redundancy device
SU746526A1 (en) Device for control of switching-over sliding reserve
SU637816A1 (en) Three-channel redundancy arrangement
SU1102069A1 (en) Device for control of changing over to reserve facility
SU920731A1 (en) Multichannel device for replacement redundacy
SU1091168A1 (en) Device for control of switching backup blocks
SU849572A1 (en) Device for indicating failures in redundancy systems
SU696607A2 (en) Redundancy frequency divider
SU468242A1 (en) Redundant device
SU1010734A1 (en) Device for control of switching-over of reserve
SU443382A1 (en) Uniform computing environment
JPS6351295B2 (en)