SU1010734A1

SU1010734A1 - Device for control of switching-over of reserve

Info

Publication number: SU1010734A1
Application number: SU802995825A
Authority: SU
Inventors: Анатолий Хатыпович Ганитулин; Аркадий Иванович Чумак; Игорь Владимирович Романкив
Priority date: 1980-10-17
Filing date: 1980-10-17
Publication date: 1983-04-07

Abstract

1. УСЛ-РОЙСТВО ДЛЯ УПРАВЛЕНИЯ ПЕРЕКЛЮЧЕНИЕМ РЕЗЕРВА, содержащее три основных и один резервный блок, три узла контрол основных блоков , |узел контрол резервного блока и ком:мутатор , первые входы первого,второ- . го и третьего основных и резервного блоков соединены соответственно с входами узлов контрол первого, второхчэ и третьего основных и резервного блоков, вторые выходы - соответственно с первым, вторым, третьим и четвертым входами коммутатора, о т л и н а ю щ е а с тем, что, с целью повышени надежности в него введены первый регистр, дешифратор, первый элемент ИЛИ, а коммутатор содержит с первого по четырнадцатый элементы И и со второго по одиннадцатый эле- менты ИЛИ, вьходы узлов контрол основных и резервного блоков подключены к входам первого регистраj выход которого соединен с входом дешифратора , нулевой - шестой выходы дешифратора соединены с входами второго элемента ИЛИ, выход которого подклю-чен к вторым входам первого и второго элементов И, дев тый выход дешифратора подключен к вторым входам третьего и четвертого элементов И,нулевой - третий,: восьмой и дес тый выхода дешифратора подключены к входам п того элемента ИЛИ, выход которого подключен к вторым входам п того и шестого элементов И, нулевой, первый, четвертый, п тый, восьмой, дев тый и двенадцатый выходы дешифратора соединены с входами седьмого элемента ИЛИ, .выход которого подключен к вторым входам седьмого и восьмогоэлементов И, восьмой, дес тый и двенадцатый выходы дешифратора подключены к входам восьмого элемента ИЛИ,- выход которого подключен к вторым входам дев того и дес того элементов И, четвертый и шестой выходы дешифратора соединены с входами одиннадцатого элемента ИЛИ, выход которого подключен к вторым входам одиннадцатого и двенадцатого элементов И, седьмой, одиннадцатый и тринадцатый - п тн дцатый выходы дешифратора подключены к входам первого элемента ИЛИ, выход которого соединен с 1Л1ной отказа, первый вход устройства подклк1чен к первым входам первого, третьего и дев того элементов И, второй вход к nepBiJM входам п того и одиннадцатого элементов И, третий вход - к первым входам седьмого и тринадцатого элеMe .iToB И, выход первого элемента И 1 подключен к входу первого основного блока, второй выход которого подклюDO 4 чен к первому входу второго элемента И, выходы третьего и п того элементов И подключены к входам четвертого элемента ИЛИ, ыход которого подключен к входу второго основного бло.ка, второй выход которого соединен с первыми входами четвертого и шестого элементов И, выход седьмого элемента И подключен к входу третьего основного, блока , второй выход которого подключен .к первому входу восьмого элемента И, Bfcixojuj дев того, одиннадцатого и тринадцатого элементов И подключены к входам дес того элемента ИЛИ, выход которого соединен с-входом резервного блока, второй выход которого подклю1. CONDITIONAL CONTROL FOR SWITCHING A RESERVE CONTROL, containing three main and one backup unit, three control units of the main units, a control unit of the backup unit and a com: mutator, first inputs of the first, second. first and third main and backup units are connected respectively to the inputs of the control nodes of the first, second and third main and backup blocks, the second outputs are respectively to the first, second, third and fourth inputs of the switch, that, in order to increase reliability, the first register, the decoder, the first OR element are entered into it, and the switchboard contains from the first to the fourteenth AND elements and from the second to the eleventh OR elements, inputs of control units of the main and backup units are connected to the input m of the first register j whose output is connected to the input of the decoder; zero to sixth outputs of the decoder are connected to the inputs of the second OR element, the output of which is connected to the second inputs of the first and second elements AND, the ninth output of the decoder is connected to the second inputs of the third and fourth elements AND, zero - third, the eighth and tenth outputs of the decoder are connected to the inputs of the fifth OR element, the output of which is connected to the second inputs of the fifth and sixth elements AND, zero, first, fourth, fifth, eighth, ninth and twelfth outputs The decoder keys are connected to the inputs of the seventh OR element, the output of which is connected to the second inputs of the seventh and eighth elements AND, the eighth, tenth and twelfth outputs of the decoder are connected to the inputs of the eighth element OR, the output of which is connected to the second inputs of the ninth and tenth elements AND , the fourth and sixth outputs of the decoder are connected to the inputs of the eleventh element OR, the output of which is connected to the second inputs of the eleventh and twelfth elements And, the seventh, eleventh and thirteenth - the fifth decimal outputs of the decipher the torus is connected to the inputs of the first OR element, the output of which is connected to a 1L1 failure, the first input of the device is connected to the first inputs of the first, third and ninth And elements, the second input to the nepBiJM inputs of the fifth and eleventh And elements, the third input to the first inputs of the seventh and the thirteenth eleMe .iToB And, the output of the first element And 1 is connected to the input of the first main unit, the second output of which is connected to the first input of the second element And, the outputs of the third and fifth elements And connected to the inputs of the fourth element OR, the output of which o is connected to the input of the second main block, the second output of which is connected to the first inputs of the fourth and sixth elements AND, the output of the seventh element AND is connected to the input of the third main, block, the second output of which is connected to the first input of the eighth element AND, Bfcixojuj ninth , eleventh and thirteenth elements AND are connected to the inputs of the tenth element OR, the output of which is connected to the input of the backup unit, the second output of which is connected

Description

чен к первым входам дес того, двенадцатого и четырнадцатого элементов И, выходы второго, четвертого и дес того элементов И подключены к входам третьего элемента ИЛИ, выход которого подключен к первому выходу устройства , выходы шестого и двенадцатого элементов И соединены с входами шестого элемента ИЛИ,выход которого подключен к второму выходу устройства, выходы восьмого и четырнадцатого элементов И подключены к входам дев того элемента ИЛИ, выход которого соединен с третьим выходом устройства.To the first inputs of the tenth, twelfth and fourteenth And elements, the outputs of the second, fourth and tenth And elements are connected to the inputs of the third OR element, the output of which is connected to the first output of the device, the outputs of the sixth and twelfth elements AND are connected to the inputs of the sixth element OR, the output of which is connected to the second output of the device, the outputs of the eighth and fourteenth elements AND are connected to the inputs of the ninth element OR, the output of which is connected to the third output of the device.

2. Устройство по п. 1, отличающеес тем, что каждый узел контрол содержит второй, третий и четвертый регистры входы которых соединены с входом узла, выходы второго и третьего регистров подключены к первому и второму входам модульного 2. The device according to claim 1, characterized in that each control node contains second, third and fourth registers whose inputs are connected to the input of the node, the outputs of the second and third registers are connected to the first and second inputs of the modular

сумматора соответственно, выход которого подключен к первому входу элемента сравнени , к второму входу которого подключен выход четвертого регистра, выход элемен- adder, respectively, the output of which is connected to the first input of the comparison element, to the second input of which the output of the fourth register is connected, the output of the element

.та сравнени подключен к выходу узла.This comparison is connected to the output of the node.

1one

Изобретение относитс к автоматик и вычислительной технике и может найти применение при построении систем высокой надежности.The invention relates to automation and computing and can be used in the construction of high reliability systems.

Известно устройство дл управлени переключением резерва, содержащее блоки резервируемой системы, элементы ИЛИ,схемы несовпадени , входы которых подключены непосредственночерез элемент ИЛИ к выходам резервируемых блоков, а выходы - к входам элементов И, вторые входы которых подсоединены через переключатели к шинам питани соответствующих резервируемых блоков Cll. A device for controlling the switching of a reserve is known, containing blocks of a redundant system, OR elements, mismatch circuits whose inputs are connected directly through an OR element to the outputs of redundant blocks, and outputs to the inputs of the AND elements, the second inputs of which are connected via switches to the power buses of the corresponding redundant Cll blocks. .

Недостаток этого устройства невозможность одновременного использовани работающей пары блоков дл переработки различной информации.The disadvantage of this device is the impossibility of simultaneously using a working pair of blocks for processing various information.

Известно также устройство, содержащее устройство управлени конфигуратором , соединенное с подсхемой конфигурационной коммутации, подключенные к выходам резервные и основные подсистемы, позвол йщее осуществл ть резервирование основных подсистем СзНедостаток устройства состоит в отсутствии возможности поддержани работоспособности системы за счет перераспределени основных подсистем при полном использовании резервных подсистем.It is also known a device that contains a configurator control device connected to the subswitch of configuration switching, redundant and main subsystems connected to the outputs, which allow redundancy of the main subsystems. The device’s disadvantage is that the main subsystems cannot be maintained due to the use of redundant subsystems.

Наиболее близким техническим решением к предлагаемому вл етс устройство дл управлени переключением скольз щего резерва, содержащее элементы контрол основных блоков, инверторы , элементы И-НЕ, элементы контрол резервных блоков, выходы которых подключены через инверторы или непосредственно к входам элементов И-НЕ столбцов матригцл. Выходы элементов контрол непосредственно или через инвертор подключены к входам элементов И-НЕ строк матрицы.The closest technical solution to the present invention is a device for controlling the switching of a sliding reserve, which contains control elements of the main blocks, inverters, AND-NOT elements, control elements of backup units, the outputs of which are connected through inverters or directly to the inputs of the matrix elements. The outputs of the control elements, either directly or through an inverter, are connected to the inputs of the elements of NAND matrix rows.

выходкаждого элемента И-НЕ соединен с коммутатором и входами всех элементов И-НЕ, состо щих вобщих с этим элементом строке и столбце матрицы, число входов каждого элемента И-НЕ равно сумматорному числу основных и резервных блоков the output of each AND-NOT element is connected to the switch and the inputs of all AND-NOT elements, which consist of a row and column of the matrix common with this element, the number of inputs of each AND-NOT element is equal to the total number of main and backup blocks

Недостаток данного устройства - низка надежность резервированной системы.The disadvantage of this device is the low reliability of the redundant system.

Известно, что в резервированных системах, допускающих работу с пониженной эффективностью, с целью повышени надежности их функционировани отказавшие наиболее важные элементы системы замен ют после исчерпани резерва аналогичными исправными элементами , играющими менее важную роль (элементы, подлежащие замене, называ ,ютс приоритетными). Надежное функ .ционирование таких систем с пониженн эффективностью, позвол ющей примен т ИХ по целевому назначению, обеспечиваетс наличием в составе системы исправного приоритетного блока и минимальным количеством (не равным нулю ) бесприоритетных блоков. Например в мультипроцессорных резервированных вычислительных системах с централизованным управлением дл реализации управл ющих программ операционной системы выдел етс специальный процессор , вл ющийс дл системы приортетным .It is known that in redundant systems that allow operation with reduced efficiency, in order to increase the reliability of their operation, the failed most important elements of the system are replaced after the exhaustion of the reserve with similar serviceable elements that play a less important role (the elements to be replaced are called priority). Reliable functioning of such systems with reduced efficiency, allowing them to be used for their intended purpose, is ensured by the presence of a serviceable priority block in the system and a minimum number (non-zero) of priority-free blocks. For example, in multiprocessor redundant computing systems with centralized control, a special processor is allocated for the implementation of operating system control programs, which is a priority for the system.

Цель изобретени - повышение надежности резервированной системы.The purpose of the invention is to increase the reliability of the redundant system.

Поставленна цель достигаетс тем, что в устройство дл управлени переключением резерва, содержащее три основных и один резервный блок, три узла контрол основных блоков, узел контрол резервного блока и коммутатор , первые выходы первого, второго и третьего основных и резервного блоков соединены.соответственно с входами узлов контрол первого, второго и третьего основных и резервного Олоков , вторые выходи - соответственно с первым, вторым, третьим и четвертым входами коммутатора, дополнительно введены первый регистр, дешифратор, первый элемент ИЛИ, а коммутатор содержит четырнадцать элементов И и дес ть элементов ИЛИ, выходы узлов контрол основных и резервного блоков подключены к входам первого регистра, выход которого соединен с входом дешифратора , нулевой - шестой выходы дешифраторасоединены с входами второго элемента ИЛИ, выход которого подключен к вторьлм входам первого и второго элементов И, дев тый выход дешифратора подключен к вторым входам третьего и четвертого элементов И, выходы с нулевого по третий, восьмой и дес тый дешифратора подключены к входам п того и шестого элементов И, нулевой, первый, четвертый, п тый, восьмой, дев тый и двенадцатый выходы дешифратора соединены с входами седьмого элемента ИЛИ, выход которого подключен к вторым входам седьмого и восьмого элементов И, восьмой, дес тый и двенадцатый выходы дешифратор подключены к входам восьмого элемента ИЛИ, выход которого подключен к вторым входам дев того и дес того эле .ментов И/ четвертый и шестой выходы дешифратора.соединены с входами одиннадцатого элемента ИЛИ, выход которог подключен к вторым входам одиннадцатого и двенадцатого элементов И, седьмой одиннадцатый, тринещцатый - п тнадцатый выходы дешифратора подключены к входам первого элемента ИЛИ, выход которого соединен с шиной отказа, первый вход устройства подключен к первым входам первого, третьего и дев того элементов И, второй вход к первьм входам п того и одиннадцатого элементов И, третий вход - к первым входам седьмого и тринадцатого элег-юнтов И, выход первого элемента И подключен ко входу первого основного блока, второй выход которого .подключен к первому входу второго элемента И, выходы третьего и п того элементов И подключены к входам четвертого элемента ИЛИ, выход которого подключен к входу второго основного блока, второй выход которого соединен с первыми входами четвертого и шестого элементов И, выход седьмого элемента И подключен к входу третьег основного блока, второй выход которого подключен к первому входу восьмого элемента И, выходы дев того, одиннадцатого и тринадцатого элементов И подключены к входам дес того элемента ИЛИ, выход которого соедине с входом резервного блока, второй выход которого подключен к первым входам дес того, двенадцатого и четырнадцатого элементов И, выходы второго, четвертого и дес того элементов И подключены к входам третьего элемента ИЛИ, выход которого подключен к первому выходу устройства, выходы шестого и двенадцатого элементов И соединены с входами шестого элемента ИЛИ, выход которого подключен к второму выходу устройства, выходы восьмого и четырнадцатого элементов И подключены к входам дев того элемента ИЛИ, выход которого соединен с третьим выходом устройства.The goal is achieved in that the device for controlling the switching of the reserve, containing three main and one backup unit, three control units of the main units, the control unit of the backup unit and switch, the first outputs of the first, second and third main and backup units are connected respectively to the inputs control nodes of the first, second and third main and backup Olokov, the second exit - respectively with the first, second, third and fourth inputs of the switch, the first register, decoder, and per the OR element, and the switchboard contains fourteen AND elements and ten OR elements, the outputs of the main and backup units control nodes are connected to the inputs of the first register, the output of which is connected to the decoder input, zero to the sixth outputs of the decoder is connected to the inputs of the second OR element, which output is connected to the second inputs of the first and second elements And, the ninth output of the decoder is connected to the second inputs of the third and fourth elements And, the outputs from zero to the third, eighth and tenth decoder are connected to the inputs the fifth and sixth elements And the zero, first, fourth, fifth, eighth, ninth and twelfth outputs of the decoder are connected to the inputs of the seventh element OR, the output of which is connected to the second inputs of the seventh and eighth elements And, the eighth, tenth and twelfth outputs the decoder is connected to the inputs of the eighth element OR, the output of which is connected to the second inputs of the ninth and tenth element. And the fourth and sixth outputs of the decoder. connected to the inputs of the eleventh element OR, the output of which is connected to the second inputs of the eleventh the twelfth elements AND, the seventh eleventh, trinestrant - the fifteenth outputs of the decoder are connected to the inputs of the first OR element, the output of which is connected to the fault bus, the first input of the device is connected to the first inputs of the first, third and ninth elements AND, the second input to the first inputs of the fifth and the eleventh And elements, the third input - to the first inputs of the seventh and thirteenth elegants I, the output of the first element And is connected to the input of the first main unit, the second output of which is connected to the first input of the second element And, the output the third and fifth elements And connected to the inputs of the fourth element OR, the output of which is connected to the input of the second main unit, the second output of which is connected to the first inputs of the fourth and sixth elements And, the output of the seventh element And connected to the input of the third main unit, the second output of which is connected to the first input of the eighth element I, the outputs of the ninth, eleventh and thirteenth elements AND are connected to the inputs of the tenth OR element, the output of which is connected to the input of the backup unit, the second output of which is connected to the first inputs of the tenth, twelfth and fourteenth elements AND, the outputs of the second, fourth and tenth elements AND are connected to the inputs of the third OR element, the output of which is connected to the first output of the device, the outputs of the sixth and twelfth elements AND are connected to the inputs of the sixth element OR, whose output connected to the second output of the device, the outputs of the eighth and fourteenth elements And connected to the inputs of the ninth element OR, the output of which is connected to the third output of the device.

Кроме того, каждый узел контрол содержит второй, третий и четвертый регистры, входы которых соединены с входами узла, выходы второго, третьего регистров подключены к первому и второму входам модульного сумматора соответственно, выход которого подключен к первому входу элемента сравнени , к второму входу которого подключён выход четвертого регистра, выход элемента сравнени подключен к выходу узла.In addition, each control node contains the second, third and fourth registers, the inputs of which are connected to the inputs of the node, the outputs of the second and third registers are connected to the first and second inputs of the modular adder, respectively, the output of which is connected to the first input of the reference element, to the second input of which is connected the output of the fourth register, the output of the comparison element is connected to the output of the node.

На фиг. 1 изображена блок-схема устройства; на фиг. 2 - схема блока устройства.FIG. 1 shows a block diagram of the device; in fig. 2 is a block diagram of the device.

Устройство {фиг.1) содержит пер- : вый - третий узлы контрол 1-3 основных блоков-, первый - третий основные блоки ,4-6 ,резервный блок 7,узел контрол 8 ре|эер .вного блок а, коммутатор 9, входы 10|12 устройства, выходы 13-15 устройства элементы первый - четырнадцатый И 1629 , первый - дес тый элементы ИЛИ 30-40, шину отказа 41, дешифратор 42, первый регистр 43, вторые выходы 4446 основных блоков и второй .выход 47 резервного блока, выход 48 первого регистра,вход 49 дешифратора,нулевой- п тнадцатый выходы 50-65 дешифратора.The device (figure 1) contains the first-: third - third control units 1-3 of the main blocks, the first third third blocks, 4-6, the backup unit 7, the control node 8 pe | eer. Block a, switch 9, inputs 10 | 12 devices, outputs 13-15 devices first elements - fourteenth AND 1629, first - tenth elements OR 30-40, bus failure 41, decoder 42, first register 43, second outputs 4446 main blocks and second output 47 of the backup block, output 48 of the first register, input 49 of the decoder, zero-n the tenth outputs 50-65 of the decoder.

Основные блоки 4-6 {фиг. 2) содержат второй - четвертый регистры 6668 , модульный сумматор 69, элемент сравнени 70.The main blocks 4-6 {FIG. 2) contain the second - the fourth registers 6668, the modular adder 69, the element of comparison 70.

Принцип работы устройства состоит в том, что .ввeдej ныe регистр, дешифратор , элементы И и элементы ИЛИ обеспечивают замещение отказавшего приоритетного блока резервнь л или исправным основным после исчерпани резерва.The principle of operation of the device is that the input register, decoder, AND elements and OR elements ensure the replacement of the failed priority block with a reserve or a good main after the exhaustion of the reserve.

Устройство работает следующим об- разом.The device works as follows.

Пусть в начальный момент все ос новные блоки 4-6 и резервный блок 7 исправны. Основной блок 4 вл етс приоритетным. При исправном состо ни всех блоков на выходах узлов контрол 1-3 основных блоков и узла контрол резервного блока будут нулевые сигналы , вследствие чего регистр 43;будет находитьс в нулевом состо нии. В этом случае на нулевом выходе 50 дв шифратора 42 будет единичньй сигнал, который через элементы ИЛИ 31, 34 и 36 поступает на вторые входы элемен тов и 16, 17, 20-23 и обеспечивает прохождение входных сигналов, посту пающих по входам 12, 11, 10 устройства соответственно через первый вход элемента И 16, через первый вх элемента И 20 и второй вход элемент ИЛИ 33, через первый вход.элемента И 22 на входы приоритетного блока 4 и основных 5 -и 6. Этот же сигнал с нулевого выхода 50 дешифратора 42 обеспечивает передачу сигналов с вторых выходов приоритетного блока и основных блоков 5 и б соответстве но через элементы И 17, 21, 23 и элементы ИЛИ 32, 35 и 38 на выходы 13, 14 и 15 устройства. Пусть вследствие неисправности основного блока 5 узел контрол 2 выдает единичный сигнал. Этот сигна вырабатываетс , например, если блоки 4-7 вл ютс узлами суммировани следующим образом. На регистры 66 и 67 (фиг. 2) пос тупают контрольные характеристики слагаемых, а на регистр 68. - контрольна характеристика суммы из блока 5. В результате суммировани контрольных характеристик слагаемых на модульном сумматоре получаетс контрольна характеристика, котора на элементе сравнени сравниваетс контрольной характеристикой суммы, поступающей с,регистра 68. Вследствие неисправности блока 5 сложение в нем Проведено неправильно и контрольные xapakтepиcтики не совпадут, в результате чего на выходе элемента сравнени будет единичный сигнал который поступает на вход регистра 43. В этом случае состо ние регистра 43 изменитс и по витс единичный еигнал на четвертом выходе 5 дешифратора 42, который через элементы ИЛИ 31, 36 и 40 поступает на вторые входы элементов И 16, 17, 22 23, 26, 27 и обеспечивает прохозвдение входных сигналов, поступающих по входам 12, 11, 10 устройства соотве ственно через первый вход элемента И 16, через первый вход элемента И 26 и второй вход элемента ИЛИ 39 через первый вход элемента И 22 на входы блоков 4,7 и 1б. Этот же сигнал с четвертого выхода 54 де . шифратора 42 обеспечивает передачу сигналов с вторых выходов приоритет ного блока 4, резервного блока 7 и основного блока 6 соответственно через элементы И 17, 27, 23 и элементы ИЛИ 32, 35 и 38 на выходы 13-15 устройства. В результате 3toro произошла замена отказавшего основного блока 5 резервным блоком 7, который теперь вьтолн ет функции основного. При по влении единичного сигнала на выходе узла контрол 1 и наличии единичного сигнала на выходе узла контрол 2 регистр 43 переходит в. состо ние, при котором на двенадцатом 62 выходе дешифратора 42 по вл етс единичныйсигнал, который поступает на вторые входы элементов ИЛИ 36 и 37, на вторые входы элементов И 22-25 и обеспечивает прохожде-. ние входных сигналов, поступающих по входам 12 и 10 устройства,/соответственно через первые входы элементов И 24 и ИЛИ 39,через первый вход элемента И 22 на входы блоков 7 и 6. Этот же сигнал с двенадцатого выхода 62 дешифратора 42 обеспечивает передачу сигналов с вторых выходов блоков 7 и 6 соответственно через элементы И 25, 23 и элементы ИЛИ 32 и 38 на выходы 13 и 15 устройства. В результате этого произошла замен.а отказавшего приоритетного блока 4 резервным блоком 7, который выполн л функции основного блока 5. Аналогичн1Ф1 образом устройство работает при отказах блоков 4 и 6, 5 и 7 и т. д. В этих случа х переключение блоков производитс в соответствии с таблицей. Когда единичные сигналы по вл ютс на выходах трех и более узлов контрол , то на одном из выходов дешифратора 42 (седьмом, одиннадцатом, тринадцатом, четырнадцатом или п тнадцатом) по вл етс единичный сигнал, который через элемент ИЛИ 30 поступает в шину отказа 41. По вление единичного сигнала в шине отказа 41 свидетельствует неисправности устррйства. Таким образом, устройство обеспечивает возможность перераспределени исправных основных и резервного блоков дл замещени отказавшего приоритетного блока, что позвол ет существенно повысить надежность резервированной системы.Suppose that at the initial moment all the main blocks 4-6 and the backup unit 7 are in good condition. Main unit 4 is prioritized. When all blocks are in good condition, the outputs of the control nodes of the 1-3 main blocks and the control node of the backup block will have zero signals, as a result of which the register 43 will be in the zero state. In this case, at the zero output 50 of the encoder 42 there will be a single signal, which through the elements OR 31, 34 and 36 goes to the second inputs of the elements and 16, 17, 20-23 and ensures the passage of the input signals supplied to the inputs 12, 11 , 10 devices, respectively, through the first input element AND 16, through the first input element AND 20 and the second input element OR 33, through the first input element AND 22 to the inputs of the priority block 4 and main 5 -and 6. This signal is from the zero output 50 the decoder 42 provides for the transmission of signals from the second outputs of the priority block and the basics s units 5 and b respectively through AND gates 17, 21, 23 and OR elements 32, 35 and 38 to the outputs 13, 14 and 15 of the device. Let, due to the failure of the main unit 5, the control unit 2 generates a single signal. This signal is generated, for example, if blocks 4-7 are summing nodes as follows. Registers 66 and 67 (Fig. 2) receive the control characteristics of the terms, and register 68. The control characteristic of the sum from block 5. As a result of summing the control characteristics of the components on the modular adder, the control characteristic is obtained, which compares the control characteristic of the sum arriving from, register 68. Owing to the failure of block 5, the addition in it was carried out incorrectly and the control testers did not match, as a result of which the output of the comparison element would be a single sy which arrives at the input of register 43. In this case, the state of register 43 changes and a single signal appears at the fourth output 5 of the decoder 42, which through the elements OR 31, 36 and 40 goes to the second inputs of elements AND 16, 17, 22 23, 26, 27, and provides the paging function of input signals arriving at the inputs 12, 11, 10 of the device, respectively, through the first input of the AND 16 element, through the first input of the AND 26 element and the second input of the OR 39 element, through the first input of the AND 22 element to the inputs of blocks 4, 7 and 1b. The same signal from the fourth exit 54 de. The encoder 42 provides for transmission of signals from the second outputs of the priority unit 4, the backup unit 7 and the main unit 6, respectively, through the elements AND 17, 27, 23 and the elements OR 32, 35 and 38 to the outputs 13-15 of the device. As a result, 3toro replaced the failed main unit 5 with the backup unit 7, which now performs the functions of the main one. When a single signal appears at the output of the control node 1 and there is a single signal at the output of the control node 2, the register 43 goes to. The state in which the single signal appears at the twelfth 62 output of the decoder 42, which arrives at the second inputs of the elements OR 36 and 37, at the second inputs of the elements AND 22-25 and provides a passage. input signals coming through the inputs 12 and 10 of the device, / respectively through the first inputs of the AND 24 and OR 39 elements, through the first input of the AND 22 element to the inputs of blocks 7 and 6. The same signal from the twelfth output 62 of the decoder 42 provides for the transmission of signals from the second outputs of blocks 7 and 6, respectively, through the elements AND 25, 23 and the elements OR 32 and 38 to the outputs 13 and 15 of the device. As a result, the failed priority block 4 was replaced by the backup block 7, which served as the main block 5. Similarly, the device operates in the event of failures of blocks 4 and 6, 5 and 7, etc. In these cases, the blocks are switched in according to the table. When single signals appear at the outputs of three or more control nodes, then at one of the outputs of the decoder 42 (the seventh, eleventh, thirteenth, fourteenth or fifteenth) a single signal appears, which through the OR 30 element enters the fault bus 41. The occurrence of a single signal in the fault bus 41 indicates a device malfunction. Thus, the device provides the possibility of reallocating the intact main and backup units to replace the failed priority block, which allows a significant increase in the reliability of the redundant system.

Claims

1. A DEVICE FOR MANAGING THE RESERVE SWITCHING, containing three main and one backup unit, three control units of the main units', a backup control unit and a switch, the first inputs of the first, second-; of the first and third main and backup blocks are connected respectively to the inputs of the control nodes of the first, second and third main and backup blocks, the second outputs are respectively to the first, second, third and fourth inputs of the switch, characterized in that, in order to increase reliability; the first register, decoder, the first OR element are entered into it, and the switch contains from the first to fourteenth elements

And from the second to eleventh OR elements, the outputs of the control units of the main and standby units are connected to the inputs of the first register, the output of which is connected to the input of the decoder, the zero-sixth output of the decoder is connected to the inputs of the second OR element, the output of which is connected to the second inputs of the first and second And, the ninth output of the decoder is connected to the second inputs of the third and fourth elements And, zero is the third, the eighth and tenth outputs of the decoder are connected to the inputs of the fifth OR, the output of which is connected to the input inputs of the fifth and sixth AND elements, zero, first, fourth, fifth, eighth, ninth and в twelfth decoder outputs are connected to the inputs of the seventh OR element, the output of which is connected to the second inputs of the seventh and eighth elements AND, the eighth, tenth and twelfth decoder outputs are connected to the inputs of the eighth OR element, whose output is connected to the second inputs of the ninth and tenth AND elements, the fourth and sixth outputs of the decoder are connected to the inputs of the eleventh OR element, the output of which is connected to the second inputs of one of the eleventh and g of the twelfth element AND, the seventh, ~ eleventh and thirteenth - fifteenth outputs of the decoder are connected to the inputs of the first OR element, the output of which is connected to the fault bus, the first input of the device is connected to the first inputs of the first, third and ninth elements AND, the second input to the first the inputs of the fifth and eleventh elements And, the third input is to the first inputs of the seventh and thirteenth elements And, the output of the first element And is connected to the input of the first main unit, the second output of which is connected to the first input of the second element , the outputs of the third and fifth elements AND are connected to the inputs of the fourth OR element, the output of which is connected to the input of the second main unit, the second output of which is connected to the first inputs of the fourth and sixth elements AND, the output of the seventh element And is connected to the input of the third main · block, the second the output of which is connected to the first input of the eighth element AND, quenched the ninth, eleventh and thirteenth elements AND are connected to the inputs of the tenth element OR, the output of which is connected to the input of the backup unit, the second output of which It is connected to the first inputs of the tenth, twelfth and fourteenth AND elements, the outputs of the second, fourth and tenth AND elements are connected to the inputs of the third OR element, the output of which is connected to the first output of the device, the outputs of the sixth and twelfth elements AND are connected to the inputs of the sixth element OR, output which is connected to the second output of the device, the outputs of the eighth and fourteenth elements AND are connected to the inputs of the ninth OR element, the output of which is connected to the third output of the device.

2. The device according to π. 1, characterized in that each control node contains a second, third and fourth registers; the inputs of which are connected to the input of the node, the outputs of the second and third registers are connected to the first and second inputs of the modular adder, respectively, the output of which is connected to the first input of the comparison element, the second input of which is connected to the output of the fourth register, the output of the comparison element is connected to the output of the node .