SU544165A2 - Устройство дл контрол каналов св зи - Google Patents
Устройство дл контрол каналов св зиInfo
- Publication number
- SU544165A2 SU544165A2 SU2062962A SU2062962A SU544165A2 SU 544165 A2 SU544165 A2 SU 544165A2 SU 2062962 A SU2062962 A SU 2062962A SU 2062962 A SU2062962 A SU 2062962A SU 544165 A2 SU544165 A2 SU 544165A2
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- amplitude
- signal
- errors
- error
- Prior art date
Links
Landscapes
- Monitoring And Testing Of Transmission In General (AREA)
Description
фильтров, а к входу синхронизации - соответствующий выход блока синхронизации.
На чертеже изображена структурна электрическа схема предложенного устройства.
Устройство содержит формирователь 1 ис пытате ьных сигналов, один выход которого через блок контрол уровн 2 и блок ввода 3 соединен с первыми входами блока синхронизации 4, состо щего из фазового различител 5, узла управлени 6 и управл емого делител 7 и анализатора 8, первый выход синхронизатора 4 соединен с вторым входом анализатора 8, выход которого через последовательно соединенные блок коммутаторов 9, блок цифровых фильтров 1О подключен к информационным входам амплитудного манипул тора 11, выход которого через последовательно соединенные блок 12 амплитудных селекторов и блок обработки 13 подключен к соответствующим входам анализатора ощибок 14, состо щего из ключевых схем 15, кроме того, второй выход формировател 1 подключен к второму входу блока синхронизации 4 и через преобразователь частоты 16 к входам синхронизации блока обработки 13 и блока обработки 17, а импульсные входы блока коммутаторов 9 соединены с соответствующими выходами блока синхронизации 4, первый выход которого подключен также к входу синхронизации блока цифровых фильтров 10 и к входу синхронизации амплитудного манипул тора 11, а соответствующие выходы блока амплитудных селекторов 12 соединены с анализатором 14 ощибок.
Устройство работает следующим образом.
Испытательна последовательность в виде тонально-модулированного сигнала с выхода формировател 1 испытательных сигналов поступает в измер емый анал св зи. После прохождени через канал св зи испытательный сигнал через блок контрол уровн 2 поступает в блок ввода 3, где демодулируетс и далее в виде последовательности двоичных импульсов подаетс в приемник дл вы влени элементов, содержащих ощибки.
Фазовый различитель 5 осуществл ет слежение за частотой приход щих с блока ввода 3 демодулированных импульсов и выдает на узел управлени 6 сигналы, под действием которых происходит добавление или вычитание импульсов в первом каскаде управл емого делител 7. Таким образом, осуществл етс поэлементна синхронизаци принимаемой испытательной последовательности с эталонной, вырабатываемой анализатором 8.
Анализатор 8 осуществл ет исследование принимаемой испытательной последовательности с целью вы влени ощибок. Дл этого производитс цикловое фазирование принимаемой комбинации с эталонной, вырабатываемой в анализатор 8, в результате на схему сравнени анализатора 8 подаютс две одинаковые по структуре и согласованные по времени, последовательности, которые сравниваютс поэлементно.
Если под действием помех в канале св зи значение элемента принимаемой последователности мен етс , то на выходе модулей ощибок анализатора 8 имеетс импульс ощибки . Этот сигнал поступает на управл ющие входы блока коммутаторов 9, на импульсные входы которого с промежуточных чеек управл емого делител 7 подаютс две импульсные последовательности, частоты которых кратны соответствующим рабочим частотам квазисинусоидальиого сигнала, записываемог на магнитный носитель.
При отсутствии ощибок в принимаемой информации с выхода анализатора 8 поступает низкий потенциал и блок коммутаторов 9 пропускает на свой выход импульсы, соответствующие нижней частоте манипулированного сигнала. В блоке цифровых фильтров 10, состо щем из счетчиков и преобразователей коданалог , указанные импульсы преобразуютс в квазисинусоидальный сигнал, подаваемый на амплитудный манипул тор 11. Записьшаемые сигналы синхронизируютс импульсами установки, поступающими с первого выхода блока синхронизации 4.
При по влении ощибок в анализируемой информации на выходе анализатора 8 имеетс высокий потенциал и блок коммутаторов 9 пропускает на блок цифровых фильтров 10 импульсы, соответствующие верхней рабочей частоте, а на выходе блока цифровых фильтров 10 формируетс квазисинусоидальный сигнал.
Таким образом .двоичные состо ни , отображающие отсутствие ощибок и наличие ощибок , отображаютс в виде синхронных квазисинусоидальных частотно-манипулированных сигналов с нижней и верхней частотой соответственно .
Ощибки в канале св зи возникают, как правило, во врем работоспособного состо ни канала из-за различного рода помех и искажений или при занижени х уровн выходного сигнала ниже определенной величины , а также из-за расфазировок по циклу в измерительной аппаратуре.
Чтобы разделить ощибки, возникающие во врем трех указанных характеристик состо ний канала св зи, вводитс дополнительна амплитудна манипул ци сигналов, регистрируемых на магнитный носитель.
Claims (1)
- Если на выходе анализатора 8 имеютс ощибки, однако занижение уровн сигнала и расфазировки по циклу отсутствуют, то частотно-манипулированный сигнал на выходе амплитудного манипул тора 11 имеет амплитуду , отмечающую ошибки канала св зи во врем исправного состо ни . Если происходит расфазирование по циклу, то под действием сигнала, подаваемого с дополнительного выхода анализатора 8, амплитудный манипул тор 11 устанавливает ам плитуду выходного сигнала, отмечак цую оши ки во врем расфазировок по циклу. При снижении уровн сигнала в канале св зи ниже определенной величинь: блок конт рол уровн 2 выдает на амплитудный манипул тор 11 сигнал, под действием которого частотно-манипулированный сигнал, отображающий ошибки, приобретает соответствующую амплитуду. Сигнал на выходе амплитуд ного манипул тора Ц имеет такую же амплитуду и в том случае, если одновременно присутствует сигнал о снижении уровн сигнала с выхода блока контрол уровн 2 и сигнал о расфазировке с выхода анализатора 8 Ааналогичным образом на выходе амплитуд ного манипул тора 11 формируетс частотноманипулированный сигнал, отображающий знаки ошибок. При необходимости этот сигнал может быть записан на отдельную дорожку магнитного носител . При демодул ции и статистической обработке информации, записанной на магнитный носитель, воспроизводимые частотно-манипулированные сигналы поступают в блоки обработки 13 и 17, на входы 18 и 19 соответственно . В блоки обработки 13 и 17 подают с также высокочастотные импульсы, формируемые дискретным преобразователем частоты 16. В блок обработки 13 сигналов модулей ошибки частотно- манипулированный сигнал поступает через блок амплитудных селекторов 12, выходные сигналы которого управл ют ключевыми схемами 15 анализатора 14 ошибок. В результате демодулировани последовательность потока ошибок и синхронизиpyюfщиx импульсов с выхода блока обработки 13 распредел етс через соответствующи ключевые схемы 15 на выходы анализатора ошибок в зависимости от того, какую амплитуду имеет сигнал на входе блока амплитудных селектров 12. Таким образом, осущест вл етс разделение общего потока ошибок на три последовательности: последовательность ошибок, соответствующа ошибкам во врем исправного состо ни канала св зи, последовательность ошибок, соответствующа ошибкам во врем расфазировки по циклу и после довательность ошибок, соответствующа ошиб кам канала св зи при снижени х уровн сигнала на выходе канала св зи. Указанные пос ледовательности ошибок сопровождаюто тактовыми импульсами. -На выходе блока обработки 17 выдел ютс сигналы знака ошибок, которые могут быть использованы дл разделени потока ошибок на ошибки вида транспозици 1 в О или О в 1. Синхронизирующие импульсы и сигналы ошибок с выходов анализатора ошибок 14 поступают к внешним устройствам статистической обработки. Техническа эффективность устройства заключаетс в повышении точности контрол каналов св зи и увеличении объема статистических данных, получаемых в результате одного испытани канала св зи. Разделение общего потока ошибок на три последовательности , соответствующие исправному состо нию канала св зи, расфазировком по циклу и снижени м уровн сигнала на выходе канала св зи, позвол ет вы вить причины ошибок и определить как параметры общего потока ошибок, так и веро тностно-временные характеристики потока перерывов св зи и расфазировок по циклу, а также находить взаимосв зь этих параметров с достоверностью канала св зи. Формула изобретени Устройство дл контрол каналов св зи по авт. свид. №458954, отличающеес тем, что, с целью повышени точности контрол каналов св зи, введены блок контрол уровн , амплитудный манипул тор , блок амплитудных селекторов и анализатор ошибок, при этом выход формировател испытательных сигналов через блок контрол уровн подключен соответственно ко входу блока ввода и к одному из управл ющих входов амплитудного манипул тора, к другому управл ющему входу которого подключен дополнительный выход анализатора, а выход амплитудного манипул тора через последовательно соединенные блок амплитуднь1х селекторов и блок обработки подключен к соответствующим входам анализатора ошибок , кроме того, к информационным входам амплитудного манипул тора подключены выходы блока цифровых фильтров, а ко входу синхронизации - соответствующий выход блока синхронизации. Источники информации, прин тые во внимание при экспертизе: 1. Авторское свидетельство №458954, М. клГ Н О4 L 1/ОО, 1974 г. (прототип).18
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU2062962A SU544165A2 (ru) | 1974-09-27 | 1974-09-27 | Устройство дл контрол каналов св зи |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU2062962A SU544165A2 (ru) | 1974-09-27 | 1974-09-27 | Устройство дл контрол каналов св зи |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU458954 Addition |
Publications (1)
Publication Number | Publication Date |
---|---|
SU544165A2 true SU544165A2 (ru) | 1977-01-25 |
Family
ID=20596950
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU2062962A SU544165A2 (ru) | 1974-09-27 | 1974-09-27 | Устройство дл контрол каналов св зи |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU544165A2 (ru) |
-
1974
- 1974-09-27 SU SU2062962A patent/SU544165A2/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4057759A (en) | Communication receiving apparatus | |
CN100422756C (zh) | 半导体试验装置 | |
GB1023809A (en) | Improvements in or relating to a spectroscopic computer system and control circuit therefor | |
US3013209A (en) | Coherent memory filter | |
SU544165A2 (ru) | Устройство дл контрол каналов св зи | |
US3609729A (en) | Telemetry system | |
US4009353A (en) | Analog signal detection | |
US4321547A (en) | Electronic discrimination circuitry for the highest frequency of a plurality of input signals | |
US2929051A (en) | Fm/fm-pwm telemetering decommutator | |
US4953181A (en) | Apparatus and method for detecting digital carrier synchronization problems | |
US3546585A (en) | Short duration signal burst frequency meter | |
US4821287A (en) | Apparatus and method for detecting digital carrier synchronization problems | |
US3781668A (en) | Pulse-response measuring apparatus | |
JP2627758B2 (ja) | 信号発生装置 | |
SU458954A1 (ru) | Устройство дл контрол каналов св зи | |
JPH0479632A (ja) | ビット位相同期回路 | |
SU1012156A2 (ru) | Устройство дл измерени степени идентичности частотных характеристик | |
SU1538261A2 (ru) | Устройство дл контрол амплитудно-частотных характеристик четырехполюсников | |
US3436652A (en) | Method for measuring delay and distortion of frequency components | |
SU293215A1 (ru) | ||
SU1658396A1 (ru) | Устройство дл измерени достоверности передачи информации по дискретному каналу св зи | |
SU560340A1 (ru) | Делитель частоты с обнаружением устойчивых отказов | |
SU1372325A1 (ru) | Сигнатурный анализатор | |
SU741180A2 (ru) | Устройство дл измерени девиации частоты | |
SU789889A1 (ru) | Индикатор синхронизма радиоимпульсов |