SU544119A1 - Устройство задержки импульсов - Google Patents

Устройство задержки импульсов

Info

Publication number
SU544119A1
SU544119A1 SU2321187A SU2321187A SU544119A1 SU 544119 A1 SU544119 A1 SU 544119A1 SU 2321187 A SU2321187 A SU 2321187A SU 2321187 A SU2321187 A SU 2321187A SU 544119 A1 SU544119 A1 SU 544119A1
Authority
SU
USSR - Soviet Union
Prior art keywords
delay
pulse delay
delay device
inputs
elements
Prior art date
Application number
SU2321187A
Other languages
English (en)
Inventor
Николай Исаакович Смирнов
Николай Никалеевич Заличев
Original Assignee
Московский Ордена Трудового Красного Знамени Электротехнический Институт Связи
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Московский Ордена Трудового Красного Знамени Электротехнический Институт Связи filed Critical Московский Ордена Трудового Красного Знамени Электротехнический Институт Связи
Priority to SU2321187A priority Critical patent/SU544119A1/ru
Application granted granted Critical
Publication of SU544119A1 publication Critical patent/SU544119A1/ru

Links

Landscapes

  • Pulse Circuits (AREA)

Description

1
Изобретение относитс  к радиотехнике и может быть использовано дл  задержки импульсов .
Известно устройство задержки импульсов , содержащее набор аналоговых элементов задержки, у которых величина задержки каждого последующего элемента вдвое меньше, чем у предыдущего l .
Недостатком этого устройства  вл етс  необходимость использовани  большого числа элементов задержки.
Наиболее близким по техническому решению к предлагаемому  вл етс  устройство задержки импульсов, содержащее реверсивный счетчик, выходы которого подключены к входам дешифраторов, последовательно соединенные блоки грубой и точной задержки, причем каждый блок задержки содержит N последовательно соединенных элементов за держки, входы которых подключены к входам N последовательно соединенных элементов сравнени  2.
Однако это устройство недостаточно надежно .
Цель изобретени  - повышение надежности устройства.
Дл  этого в устройстве задержки импульсов , содержащем реверсивный счетчик, выходы которого подключены к входам дешифраторов , последовательно соединённые блоки грубой и точной задержки, причем каждый блок задержки содержит N последовательно соединенных элементов задержки, входы которых подключены к входам N последователно соединенных элементов сравнени , выходы дешифраторов подключены ко вторым входам элементов сравнени  блоков грубой и точной задержки.
На чертеже приведена структурна  электрическа  схема устройства.
Устройство задержки импульсов содержит реверсивный счетчик 1, выходы которого подключены к входам дешифраторов 2 и 3, причем к дешифратору 2 подключены младшие разр ды счетчика 1, а к дешифратору 3 - старшие блоки 4, 5 грубой и точной задержки соответственно, соединенные последовательно , причемблок 4 содержит последовательно соединенные эле зенты задержки
SU2321187A 1976-01-30 1976-01-30 Устройство задержки импульсов SU544119A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU2321187A SU544119A1 (ru) 1976-01-30 1976-01-30 Устройство задержки импульсов

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU2321187A SU544119A1 (ru) 1976-01-30 1976-01-30 Устройство задержки импульсов

Publications (1)

Publication Number Publication Date
SU544119A1 true SU544119A1 (ru) 1977-01-25

Family

ID=20647844

Family Applications (1)

Application Number Title Priority Date Filing Date
SU2321187A SU544119A1 (ru) 1976-01-30 1976-01-30 Устройство задержки импульсов

Country Status (1)

Country Link
SU (1) SU544119A1 (ru)

Similar Documents

Publication Publication Date Title
SU544119A1 (ru) Устройство задержки импульсов
SE7508558L (sv) Elektrolyscell med tvapoliga element av modulkonstruktion.
BE756190A (fr) Circuit integre a haute tension comportant un chenal d'inversion
CH617313B (de) Elektronisches, zeithaltendes geraet.
SU493909A1 (ru) Селектор импульсов по длительности
SU790349A1 (ru) Делитель частоты с нечетным коэффициентом делени
SU748878A1 (ru) Распределитель импульсов
SU583480A1 (ru) Параллельный однофазный регистр
SU482015A1 (ru) Делитель частоты с нечетным коэффициентом делени
SU499654A1 (ru) Генератор синхроимпульсов
SU1660144A1 (ru) Генератор последовательности случайных временных интервалов
SU515288A1 (ru) Делитель частоты на 2,5
SU484626A1 (ru) Генератор флюктуационных колебаний
SU364964A1 (ru) Всесоюзная пат?111110-1шяп?!
SU1172004A1 (ru) Управл емый делитель частоты
SU470074A1 (ru) Коммутационное устройство
SU748883A1 (ru) Делитель частоты следовани импульсов с переменным коэффициентом делени
SU476668A1 (ru) Многостабильный триггер
SU1188871A2 (ru) Селектор первого одиночного импульса
SU623257A1 (ru) Интегрирующее устройство дискретного действи
SU764119A1 (ru) Аналого-цифровой преобразователь
SU544124A1 (ru) Цифровой дифференциальный широтно-импульсный модул тор
SU537440A2 (ru) Устройство автоматической настройки избирательного усилител
SU464974A1 (ru) Делитель частоты
SU434583A1 (ru) Формирователь прямоугольных импульсов