SU544116A1 - Устройство задержки импульсов - Google Patents

Description

Изобретение относитс  к импульсной технике , в частности к устройствам временной задержки логических сигналов, и может быть использовано в цеп х синхронизации вычислительных машин. Известно устройство задержки импульсов содержащее логический вентиль, врем задаю щие резистор и конденсатор, резистивный делитель, подключенный к выходу устройства . Однако это устройство имеет недостаточную величину времени задержки вследствие ограничени  величины сопротивлени  и емкости врем задающих резистора и конденсатора . Целью изобретени   вл етс  увеличение диапазона времени задержки. Поставленна  цель достигаетс  тем, что в устройстве задержки импульсов, содержащем логический вентиль, врем задаютдие резистор и конденсатор, резистивный делитель подключенный к выходу устройства, врем за дающий резистор включен между входом уст ройства и точкой соединени  неинвертирую- щего входа логического вентил  с первой обкладкой врем задающего конденсатора, втора  обкладка которого соединена с выходом резистивного делител . На чертеже представлена схема устройства задержки импульсов. Устройство задержки импульсов содержит логические вентили 1 и 2, врем задаюшие резистор 3 и конденсатор 4, резистивный дели- ль на резисторах 5 и 6, резисторы 7 и 8 нагрузки, шину 9 питани  и шину 10 опорного напр жени , причем обща  точка выхода вентил  2 и резисторов 8 и 3  вт етс  входом устройства, другие выводы резисторов 8 и 3 подключены соответственно к шине 9 и не инвертирующему входу вентил  1, св занному через конденсатор 4 с выходом делител  на резисторах 5 и 6, включенного между общей шиной и выходом вентил  1,  вл ющимс  выходом устройства, соединенным с шиной 9 через резистор 7, а инвертирующий вход вентил  подключен к шине 10. Устройство работает следующим образом. В исходном состо нии на выходе вентил  2 высокий логический уровень. На выхо