SU534023A1

SU534023A1 - Генератор сетки частот

Info

Publication number: SU534023A1
Application number: SU2105312A
Authority: SU
Inventors: Лео Мойсеевич Рахович; Игорь Емельянович Байдан
Original assignee: Одесский Электротехнический Институт Связи Им.А.С.Попова
Priority date: 1975-02-07
Filing date: 1975-02-07
Publication date: 1976-10-30

Description

1

Изобретение относитс к радиотехнике и может быть использовано в системах передачи информации.

Известны генераторы сетки частот 1, 2.

Один из известных генераторов сетки частот содержит большое количество фильтров, конденсаторов и резисторов 1. Его невозможно реализовать на элементах цифровой логики.

Наиболее близким техническим решением к предлагаемому изобретению вл етс генератор сетки частот, содержащий основной делитель, вход которого подключен к источHHicy входного сигнала, а выходы соединены с входами первого дешифратора, дополнительный делитель частоты, вход которого через сборку соединен с выходами первого дешифратора , а выходы подключены к входам второго дешифратора, н формируюш,ие чейки , кажда из которых содержит выходной делитель частоты 2.

Цель изобретени - упрош,ение технологии изготовлени генератора сетки частот.

Дл этого в каждую формирующую чейку предлагаемого генератора сетки частот введены триггер и два логических переключател , одни входы которых подключены к выходам первого дешифратора, а другие входы соединены с выходами триггера, / - К входы которого подсоединены к соответствуюш,ему выходу второго дешифратора, а счетный вход подключен к выходу второго из упом нутых логических переключателей, выход первого из которых соединен с входом выходного делител частоты.

Каждый логический переключатель содержит два двухвходовых элемента И, выходы которых подключены к входам элемента ИЛИ.

На чертеже приведена функциональна схема предлагаемого генератора сетки частот.

Генератор сетки частот содержит основной делитель частоты 1, вход которого подключен к источнику входного сигнала, подключаемому к клемме 2, а выходы соединены с входами первого дешифратора 3; дополнительный делитель частоты 4, вход которого через сборку 5 соединен с выходами первого дешифратора 3, а выходы подключены к входам второго дешифратора 6; и формируюшие чейки 7 и 8 (по чеек), кажда из которых содержит выходной делитель частоты 9.

В каждую формирующую чейку 7 и 8 введены триггер 10 и два логических переключател 11 и 12, одни входы которых подключены к выходам первого дешифратора 3, а другие входы соединены с выходами триггера 10, / - К входы которого подсоединены к выходу второго дешифратора 6, а счетный вход подключен к выходу логического переклюпател 12. Выход логического переключател 11 соединен с входом выходного делител частоты 9.

Каждый логический переключатель И и 12 содержит два двухвходовых элемента И 13 и 14, выходы которых подключены к входам элемента ИЛИ 15. Цифрами 16-19 и 20 -/г обозначены соответствующие шины, которые вл ютс общими дл дешифраторов 3, 6 и чеек 7, 8.

Генератор сетки частот работает следующим образом.

Логические переключатели 11 и 12 совместно с триггером 10 осуществл ют добавление ( чейки 7) и исключение ( чейки 8) рабочих фронтов в импульсных последовательност х, поступающих с выходов дешифратора 3 на шины 16-19 с частотой следовани импульсов в опорной последовательности, поступающей с дешифратора 6 по шинам 20 - ft.

Пусть триггер Ю находитс в таком состо нии (рассмотрим чейку добавлени 7), что на вход логического переключател 11 проходит последовательность импульсов с шины 1и дешифратора 3. Если осуществить переброс триггера lU, что соответствует переключению логического переключател 11, на последовательность импульсов с шины 17 дешифратора 3 в момент рабочего фронта импульса с шипы 18 дешифратора 3, то на выход логического переключател 11 поступит дополнительный рабочий фронт последовательности импульсов с шины 17 дешифратора 3, т. е. фаза выходной последовательности логического переключател И сместитс на четверть периода в сторону опережени .

Если триггер 10 в таком состо нии, что на выход логического переключател 11 поступит последовательность импульсов с шины 17 дешифратора 3, то аналогичный эффект добавлени рабочего фронта будет получен

опрокидыванием триггера 10 в момент рабочего фронта импульса с шины 19 дешифратора 3, и так далее.

Claims

1.Генератор сетки частот, содержащий основной делитель частоты, вход которого подключен к источнику входного сигнала, а выходы соединены с входами первого дешифратора , дополнительный делитель частоты, вход которого через сборку соединен с выходами первого дешифратора, а выходы подключены к входам второго дешифратора, и формирующие чейки, кажда из которых содержит выходной делитель частоты, отличающийс тем, что, с целью упрощени технологии его изготовлени , в каждую формирующую чейку введены триггер и два логических переключател , одни входы которых подключены к выходам первого дешифратора, а другие входы соединены с выходами триггера, /-К входы которого подсоединены к соответствующему выходу второго дещифратора, а счетный вход подключен к выходу второго из упом нутых логических переключателей, выход первого пз которых соедипеп с входом выходного делител частоты.

2.Генератор по п. 1, отличающийс тем, что каждый логический переключатель

содержит два двухвходовых элемепта И, выходы которых подключены к входам элемента ИЛИ.

Источники информации, прин тые во внимание при экспертизе:

1.Заездный А. М. и др. Фазоразностна модул ци , М., «Св зь, 1967, с. 160 (аналог).

2.Букреев Н. Н. и др. .Микроэлектронные схемы цифровых устройств, М., «Сов. радио,

1973, с. 219 (прототип).

/e

013

2

t6 /7 8 f3

17 18 19

-TT

20

13 /8 П 16

.

f9 8 17 6 .

-