SU524320A1 - Controlled frequency divider - Google Patents
Controlled frequency dividerInfo
- Publication number
- SU524320A1 SU524320A1 SU2122469A SU2122469A SU524320A1 SU 524320 A1 SU524320 A1 SU 524320A1 SU 2122469 A SU2122469 A SU 2122469A SU 2122469 A SU2122469 A SU 2122469A SU 524320 A1 SU524320 A1 SU 524320A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- pulse
- input
- code
- counter
- Prior art date
Links
Landscapes
- Filtering Of Dispersed Particles In Gases (AREA)
Description
1one
Изобретение относитс к импульсной технике , может быть использовано дл делени частоты следовани импульсов в любое целое число раз.The invention relates to a pulse technique, can be used to divide the pulse frequency by any integer number of times.
Известны управл емые делители частоты импульсов 1, 2J . Первое из известных устройств содержит счетные триггеры, цепь обратного переноса на элементах И, элемент И-НЕ, два элемента И.Known controlled pulse frequency divider 1, 2J. The first of the known devices contains counting triggers, a reverse transfer chain on the AND elements, the AND-NOT element, two I. elements.
Второе устройство, выбранное в качестве прототипа, содержит счетчик импульсов, устандвочный вход которого соединен с выходом устройства записи обратного кода, и триггер,. выход которого подключен к одному из входов элемента И,The second device, selected as a prototype, contains a pulse counter, the instrumental input of which is connected to the output of the feedback code recorder, and a trigger ,. the output of which is connected to one of the inputs of the element AND,
Цель изобретени - повышение надежности устройства.The purpose of the invention is to increase the reliability of the device.
С этой целью в предлагаемый делитель частоты введены элементы задержки и элемент НЕ, входы которых подключены к выходу счетчика импульсов. При этом выход элемента задержки подключен к пе:рвому входу триггера, а выход элемента НЕ - ко второму входу триггера и ко второму входу элемента И, выход которого соединен с управл ющим входом устройстЕа оагиюи обратHOjFO кода.For this purpose, delay elements and a NOT element are introduced in the proposed frequency divider, the inputs of which are connected to the output of the pulse counter. In this case, the output of the delay element is connected to the ne: the first trigger input, and the output of the NOT element is connected to the second input of the trigger and to the second input of the AND element, the output of which is connected to the control input of the HOJFO code.
На чертеже представлема элехстрическа структурна схема устройства. Управл емый делитель частоты состоит из счетчика импульсов 1, устройства записи обратного кода 2, триггера 3, элемента И 4, элемента НЕ 5, элемента задержки 6.In the drawing, an elextric structural diagram of the device is represented. The controlled frequency divider consists of a pulse counter 1, a recorder of the return code 2, a trigger 3, an AND 4 element, a NOT 5 element, a delay element 6.
Счетчик импульсов 1 подсчитывает импульсы , лоступаю,щие на его счетный вход с клеммы 7, и выдает на выход устройства импульсы переполнени , когда в нем оказываетс количество импульсов, равное коэффициенту делени делител .The pulse counter 1 counts the pulses, arriving at its counting input from terminal 7, and outputs the overflow pulses when the device has a number of pulses equal to the divider division ratio.
Устройство записи обратного кода 2 предназначено дл приема по шине 8 обратного коэффициента делени делител , хранеПИЯ прин того кода и выдачи его на установочные входы счетчика 1 по сигналу управлени с элемента И 4.The recorder of the return code 2 is designed to receive on the bus 8 the inverse divider divider ratio, store the received code and output it to the installation inputs of the counter 1 by the control signal from the AND 4 element.
Триггер 3 фиксирует момент выдачи счетчиком 1 импульса на выход устройства Элемент И 4 формирует сигнал записиTrigger 3 captures the moment when the counter gives 1 pulse to the output of the device. Element I 4 forms a recording signal
в счетчик 1 обратного кода коэффициента делени .into counter 1 of the reverse code of the division factor.
Элемент НЕ 5 формирует запрещающий сигнал на элемент И 4 и сигнал установки триггера 3 в единицу при наличии импульса на выходе устройства.The element NOT 5 generates a prohibitory signal on the element And 4 and the signal setting trigger 3 in one in the presence of a pulse at the output of the device.
Элемент задержки 6 обеспечивает формирование элементом И импульса управлени устройством 2 требуемой длительностиThe delay element 6 ensures the formation element And the pulse control device 2 of the desired duration
Элемент задержки 6 обеспечивает формирование элементом И импульса управле- рш устройством 2 требуемой длительностиThe delay element 6 ensures the formation of the element And the pulse controlled by the device 2 with the required duration
Клемма соединена со счетным входом счетчика импульсов 1, установочные входы которого подключены к выходу устройства заплси обратного кода 2, а выход соединен с выходом устройства. Выход счетчика импульсов соединен также со входом триггера 3 через НЕ и с его шиной сброса через элемент задержки 6. Выход триггера 3 подключен к одному из входов элемента И 4, второй вход которого через элемент НЕ 5 соединен с выходом счетчика импульсов 1, а выход подключен к управл ющему вход устройства записи обратного кода 2, информационный вход которого соединен с шиной 8.The terminal is connected to the counting input of the pulse counter 1, the installation inputs of which are connected to the output of the feedback code 2 device, and the output is connected to the output of the device. The output of the pulse counter is also connected to the trigger input 3 through HE and to its reset bus via delay element 6. The trigger output 3 is connected to one of the inputs of the AND 4 element, the second input of which is connected through the HE 5 element to the output of the pulse counter 1, and the output is connected to the control input of the feedback code recorder 2, whose information input is connected to the bus 8.
Работает двигатель частоты следующим образом.The frequency engine works as follows.
По шине 8 в устройство записи обратного кода 2 в определенный момент времени поступает обратный код коэффициента делени делител . Этот код хранитс в устройстве 2 до тех пор, пока по шине 8 не поступит новый код.On the bus 8, the inverse code of the division factor of the divider is fed to the reverse code 2 recording device at a certain point in time. This code is stored in device 2 until a new code arrives on bus 8.
По сигналу, сформированному элементом И 4, устройство 2 записывает хран щийс в нем код в счетчик импульсов.According to the signal formed by the element 4, the device 2 writes the code stored in it to the pulse counter.
Счетчик икшульсов 1 формирует и выдает на выход устройства импульс перевьшолнени , когда в него поступает количество Й ушульсов, равное коэффициенту делени , за писанно1лу в нем в обратном коде.The counter of pulses 1 generates and gives out to the output of the device an overflow impulse when the quantity of r usulses, equal to the division factor, enters into it, written in it in the reverse code.
Сначала триггер 3 находитс в нулевом состо нии, при этом на первом входе элемента И 4 удерживаетс запрещающий потенциал . При по влении импульса на вы оае счетчика 1 элемент НЕ 5 формирует запрещающий сигнал на второй вход элемента И 4, длительность которого равна длительности импульса. Этим же сигналом триггер 3 устанавливаетс в единицу, форьшру сиг- нал разрешени на первый вход элемента И 4. По окончании импульса на выходе счетчика 1 на второй вход элемента И 4 поступает разрешающий потенциал, в результате чего на его выходе по вл етс сигнал разрешени записи из устройства 2 в счетчик импульсов 1. Таким образом в счетчик после окончани выходного импульса снова cja писываетс обратный код коэффициента делени делител , что дает возможность провес-First, the trigger 3 is in the zero state, while the inhibitory potential is held at the first input of the element 4. When a pulse appears at counter 1, element NOT 5 forms a inhibitory signal to the second input of element 4, the duration of which is equal to the duration of the pulse. With the same signal, trigger 3 is set to one, for the route the enable signal to the first input of the element AND 4. At the end of the pulse at the output of counter 1, the resolving potential arrives at the second input of the AND 4 element, as a result of which a write enable signal appears at its output From device 2 to pulse counter 1. Thus, after the end of the output pulse, cja again writes the inverse code of the divider division factor, which allows
ти очередной цикл делени последовательности входных И1-дпульсов.These are the next division cycles for the sequence of input I1-pulses.
Элемент задержки 6, задерживающий выходной импульс счетчика 1, следующий на один из входов триггера 3, обеспечиваетThe delay element 6, delaying the output pulse of the counter 1, the next one of the inputs of the trigger 3, provides
необходимую длительность формируемого элементом И 4 сигнала разрешени записи хода из устройства 2 счетчик импульсов 1.the required duration of the signal for recording the stroke recording from the device 2 formed by the AND 4 element; pulse counter 1.
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU2122469A SU524320A1 (en) | 1975-04-07 | 1975-04-07 | Controlled frequency divider |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU2122469A SU524320A1 (en) | 1975-04-07 | 1975-04-07 | Controlled frequency divider |
Publications (1)
Publication Number | Publication Date |
---|---|
SU524320A1 true SU524320A1 (en) | 1976-08-05 |
Family
ID=20615613
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU2122469A SU524320A1 (en) | 1975-04-07 | 1975-04-07 | Controlled frequency divider |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU524320A1 (en) |
-
1975
- 1975-04-07 SU SU2122469A patent/SU524320A1/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU524320A1 (en) | Controlled frequency divider | |
SU1324096A1 (en) | Pulse train-to-square pulse converter | |
SU1420648A1 (en) | Shaper of pulse trains | |
SU373881A1 (en) | DEVICE FOR MEASURING NUMBER OF PULSES | |
SU894694A1 (en) | Timing pulse shaper | |
SU1474582A1 (en) | Device for extending time intervals | |
SU374606A1 (en) | DEVICE FOR COLLECTION OF COMBINATIONS | |
SU1018150A1 (en) | Memory | |
SU1108433A2 (en) | Information input device | |
SU511704A1 (en) | Signal detection device | |
SU527825A1 (en) | Pulse counter | |
SU416664A1 (en) | ||
SU531268A1 (en) | Device selection of the first and last pulses in a pack | |
SU558390A1 (en) | Pulse delay device | |
SU1397936A2 (en) | Device for combination searching | |
SU1163468A1 (en) | Device for delaying pulses | |
SU525948A1 (en) | Device for sorting combinations | |
SU1462291A1 (en) | Device for determining extreme values of number sequences | |
SU1524037A1 (en) | Device for shaping clock pulses | |
SU917172A1 (en) | Digital meter of time intervals | |
SU951402A1 (en) | Data shift device | |
SU389625A1 (en) | DEVICE FOR THE FORMATION OF A TEMPORARY INTERVAL | |
RU1839715C (en) | Multichannel generator of control code trains | |
SU1123032A1 (en) | Unit-counting square-law function generator | |
SU1081798A1 (en) | Ring distributor |